基于fpga實(shí)現(xiàn)的多路pwm設(shè)計(jì)

《基于fpga實(shí)現(xiàn)的多路pwm設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、第8卷第10期中國水運(yùn)Vol.8No.102008年10月ChinaWaterTransportOctober2008基于FPGA實(shí)現(xiàn)的多路PWM設(shè)計(jì)王玨，曾云（中國船舶重工集團(tuán)公司第七二二研究所，湖北武漢430079）摘要：文章通過對PWM的原理分析，提出了一種基于FPGA技術(shù)的PWM的快速實(shí)現(xiàn)方法，并結(jié)合DSP實(shí)現(xiàn)了多路PWM輸出。此實(shí)現(xiàn)方法具有硬件設(shè)計(jì)簡單、運(yùn)行速度快、成本低等優(yōu)點(diǎn)。同時(shí)由于FPGA可重復(fù)編程的特點(diǎn)，可以對它進(jìn)行在線修改、調(diào)試和運(yùn)行。關(guān)鍵詞：PWM；FPGA；VerilogHDL中圖分類號：TP311文獻(xiàn)標(biāo)識(shí)碼：A文章編號：1006-7973（2008）10-011

2、3-03一、引言未調(diào)制寬度；m是調(diào)制指數(shù)。PWM是脈沖寬度調(diào)制（PulseWidthModulation）的三、多路PWM設(shè)計(jì)的實(shí)現(xiàn)簡稱，它在自動(dòng)控制和計(jì)算機(jī)技術(shù)領(lǐng)域中都有廣泛的應(yīng)用。PWM技術(shù)最初是在無線電技術(shù)中用于信號的調(diào)制，后來在電機(jī)控制、交流檢測等實(shí)際應(yīng)用系統(tǒng)中，PWM是整個(gè)系在低頻大功率電路中得到了很好的應(yīng)用。在直流伺服控制系統(tǒng)統(tǒng)的技術(shù)核心。因此，設(shè)計(jì)支持PWM輸出的芯片（或獨(dú)立中，通過專用集成芯片或中小規(guī)模數(shù)字集成電路構(gòu)成的傳統(tǒng)的電路功能模塊）實(shí)用價(jià)值很大。PWM控制電路往往存在電路設(shè)計(jì)復(fù)雜、體積大、抗干擾能力二、PWM調(diào)制原理差以及設(shè)計(jì)困難、設(shè)計(jì)周期長等缺點(diǎn)，因此，PWM控

3、制電路PWM波通常由一列占空比不同的矩形脈沖構(gòu)成，其占的模塊化、集成化已成為發(fā)展趨勢。它不僅可以使系統(tǒng)體積減空比與信號的瞬時(shí)采樣值成比例。圖1所示為脈沖寬度調(diào)制小、重量減輕且功耗降低，同時(shí)可使系統(tǒng)的可靠性大大提高。系統(tǒng)的原理框圖和波形圖。該系統(tǒng)有一個(gè)比較器和一個(gè)周期隨著電子技術(shù)的發(fā)展，特別是ASIC（專用集成電路）設(shè)計(jì)技為Ts的鋸齒波發(fā)生器組成。語音信號如果大于鋸齒波信號，術(shù)的日趨完善，數(shù)字化的EDA（電子設(shè)計(jì)自動(dòng)化）工具給電比較器輸出正常數(shù)A，否則輸出0。因此，從圖1中可以看子設(shè)計(jì)帶來了巨大變革，在水聲和超聲、電機(jī)控制等許多應(yīng)用出，比較器輸出一列下降沿調(diào)制的脈沖寬度調(diào)制波。場合，需要產(chǎn)

4、生多路頻率和脈沖寬度可調(diào)的PWM波形，這可通過FPGA豐富的硬件資源和可以配置I/O引腳來實(shí)現(xiàn)。嵌入式系統(tǒng)中FPGA的應(yīng)用設(shè)計(jì)關(guān)鍵是系統(tǒng)軟硬件功能的劃分。1．單路PWM發(fā)生器結(jié)構(gòu)和原理圖2是實(shí)現(xiàn)的單路PWM硬件結(jié)構(gòu)框圖。CPU通過數(shù)據(jù)線向FPGA寫入定時(shí)常數(shù)控制PWM的頻率、初始相位和占空比，并通過外部啟動(dòng)信號控制PWM的啟動(dòng)。初始相位寄存器數(shù)據(jù)線數(shù)據(jù)緩沖占空比寄存圖1脈沖寬度調(diào)制原理分配器器邏輯控制PWM輸出死區(qū)控制(計(jì)數(shù)器)通過圖1（b）的分析可以看出，生成的矩形脈沖的寬度取決于脈沖下降沿時(shí)刻tk時(shí)的語音信號幅度值。因而，采頻率字寄存樣值之間的時(shí)間間隔是非均勻的。在系統(tǒng)的輸入端插入一

5、個(gè)器采樣保持電路可以得到均勻的采樣信號，但是對于實(shí)際中tk-kTs<

6、FPGA實(shí)現(xiàn)SPWM。SWPM波形控制字在DSP內(nèi)所需要輸出PWM的頻率，初始相位和占空比信息，通過數(shù)部具體的代碼實(shí)現(xiàn)，在這里就暫不介紹了。據(jù)線向FPGA內(nèi)部寄存器寫入以上信息，并通過外部啟動(dòng)信2．多路PWM發(fā)生器的實(shí)現(xiàn)原理號控制PWM的啟動(dòng)。然后通過邏輯控制單元輸出原始PWM通過上面的設(shè)計(jì)可以實(shí)現(xiàn)單路的PWM的FPGA設(shè)計(jì)，信號，邏輯控制器主要組成為計(jì)數(shù)器，邏輯控制單元的基本利用FPGA來擴(kuò)展I/O接口，可實(shí)現(xiàn)多路PWM（脈寬調(diào)制）原理圖如圖3所示。周期計(jì)數(shù)器單元確定了PWM信號頻率，輸出，在超聲、電機(jī)控制等許多應(yīng)用場合，需要產(chǎn)生多路頻當(dāng)要改變PWM頻率時(shí)，只需改變周期計(jì)數(shù)單元的計(jì)數(shù)數(shù)

7、量率，和脈沖寬度可調(diào)的PWM波形?；蛴?jì)數(shù)權(quán)值。這樣計(jì)數(shù)器的溢出時(shí)間也就確定了PWM周期。應(yīng)用實(shí)現(xiàn)的單路的PWM的設(shè)計(jì)，可以推廣到多路PWM周期、占空比計(jì)數(shù)單元共同作用下可以改變PWM的脈沖占設(shè)計(jì)，圖4為多路PWM的系統(tǒng)原理框圖。通過一個(gè)主控DSP空比。周期計(jì)數(shù)器的輸出和占空比計(jì)數(shù)器的輸出經(jīng)過比較器芯片內(nèi)部計(jì)算產(chǎn)生輸出生成PWM所需的頻率、初始相位、后得到的脈沖確定了PWM脈沖的占空比。再和相位延時(shí)計(jì)占空比等參數(shù)，后級可并聯(lián)數(shù)個(gè)FPG