存儲系統(tǒng)內(nèi)存緩存輔存

存儲系統(tǒng)內(nèi)存緩存輔存

ID:33599389

大?。?.74 MB

頁數(shù):89頁

時(shí)間:2018-05-23

存儲系統(tǒng)內(nèi)存緩存輔存_第1頁
存儲系統(tǒng)內(nèi)存緩存輔存_第2頁
存儲系統(tǒng)內(nèi)存緩存輔存_第3頁
存儲系統(tǒng)內(nèi)存緩存輔存_第4頁
存儲系統(tǒng)內(nèi)存緩存輔存_第5頁
資源描述:

《存儲系統(tǒng)內(nèi)存緩存輔存》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、計(jì)算機(jī)組成原理第四章存儲器4.1概述4.2主存儲器4.3高速緩沖存儲器4.4輔助存儲器4.1概述一、存儲器分類磁盤磁帶光盤高速緩沖存儲器主存儲器輔助存儲器寄存器輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶CPUCPU主機(jī)1.按在計(jì)算機(jī)中的作用分類2.按存儲介質(zhì)分類(1)半導(dǎo)體存儲器(2)磁表面存儲器(3)光存儲器主存緩存磁盤磁帶CDVCDDVD4.13.按存取方式分類順序存取數(shù)據(jù)以記錄的形式保存,讀取按照存儲順序訪問,如磁帶直接存取使用共享讀寫裝置對所有數(shù)據(jù)進(jìn)行訪問,但每個(gè)數(shù)據(jù)塊都有唯一的地址,讀取數(shù)據(jù)裝置可以直接按照地址讀取到數(shù)據(jù)。如磁盤,光盤隨機(jī)存取存

2、儲器的每一個(gè)可尋址單元都具有自己唯一的地址和讀取裝置,系統(tǒng)可以在相同時(shí)間內(nèi)對另外一個(gè)單元進(jìn)行訪問,與訪問序列沒有關(guān)系,如主存相聯(lián)存取根據(jù)內(nèi)容進(jìn)行讀寫,存儲器的每一個(gè)可尋址單元都具有自己唯一的地址和讀取裝置,讀寫時(shí)間為一個(gè)常數(shù),如緩存高低小大快慢速度容量價(jià)格位/4.1二、存儲器的主要特性的關(guān)系緩存主存輔存存儲器設(shè)計(jì)目標(biāo):速度和緩存一樣快,容量和輔存一樣大,位價(jià)和輔存一樣便宜4.1二、存儲器的層次結(jié)構(gòu)緩存主存層次和主存輔存層次4.1存儲管理:當(dāng)訪問主存時(shí),如果在Cache,就可以直接訪問。否則輔助硬件把局部數(shù)據(jù)塊調(diào)入Cache,同時(shí)送往CPU速度接近于C

3、ache,容量接近于主存,位價(jià)接近于主存2.緩存主存層次4.1存儲管理:當(dāng)訪問主存,如果在主存,就可以訪問。否則操作系統(tǒng)和輔助硬件把局部數(shù)據(jù)塊調(diào)入主存,再進(jìn)行訪問。速度接近于主存,容量接近于輔存位價(jià)接近于輔存2.主存輔存層次理論基礎(chǔ):程序局部性原理4.1程序局部性原理是指:程序在執(zhí)行時(shí)所訪問地址的分布不是隨機(jī)的,而是相對地簇聚。程序即將用到的信息很可能與目前正在使用的信息相鄰。“Cache-主存”與“主存-輔存”層次的區(qū)別4.2主存儲器一、概述1.主存的基本組成存儲體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR....................地址

4、總線數(shù)據(jù)總線讀寫0,015,015,70,7讀/寫控制電路地址譯碼器字線015…………16×8矩陣…………07D07D位線讀/寫選通A3A2A1A0……2.譯碼驅(qū)動(dòng)方式(1)線選法用一根字選擇線(字線)直接選中一個(gè)存儲字4.200000,00,7…0……07……D07D讀/寫選通A3A2A1A0A40,310,031,031,31Y地址譯碼器X地址譯碼器32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法(1024×1)用橫豎兩根字選擇線(字線)選中一個(gè)存儲字4.200000000000,031,00,31……I/

5、OD0,0讀三、隨機(jī)存取存儲器(RAM)1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4A′T1~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT①靜態(tài)RAM基本電路的讀操作行選T5、T6開4.2T7、T8開列選讀放DOUTVAT6T8DOUTT1~T4T5T6T7T8A′ADI

6、N位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇②靜態(tài)RAM基本電路的寫操作行選T5、T6開兩個(gè)寫放DIN4.2列選T7、T8開(左)反相T5A′(右)T8T6ADINDINT7DD預(yù)充電信號讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動(dòng)態(tài)RAM基本單元電路2.動(dòng)態(tài)RAM(DRAM)讀出與原存信息相反DDV0110寫入與輸入信息相同4.2T3T2T1(4)動(dòng)態(tài)RAM刷新:電容刷新周期2ms逐行刷新4.2①集中刷新(存取周期為0.5μs)“死時(shí)間率”為32/4000×100%=0.8%“死區(qū)”為0.5μs×32=1

7、6μs周期序號地址序號tc0123967396801tctctctc3999VW0131讀/寫或維持刷新讀/寫或維持3968個(gè)周期(1984)32個(gè)周期(16)刷新時(shí)間間隔(2ms)刷新序號???????μsμstcXtcY??????4.2以32×32矩陣為例tC=tM+tR讀寫刷新②分散刷新(存取周期為0.5μs+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)讀寫周期4.2以128×128矩陣為例③分散刷新與集中刷新相結(jié)合克服集中大死區(qū)和多次刷新問題對于128×128的存儲芯片(

8、存取周期為0.5μs)將刷新安排在指令譯碼階段,不會出現(xiàn)“死區(qū)”“死區(qū)”為0.5μs若每隔15.6μs刷新一

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會顯示錯(cuò)亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時(shí)聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。