DSP器件及其應(yīng)用-DSP的硬件結(jié)構(gòu).ppt

《DSP器件及其應(yīng)用-DSP的硬件結(jié)構(gòu).ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、第二章DSP的硬件結(jié)構(gòu)DSP器件及其應(yīng)用DSP的硬件結(jié)構(gòu)，大體上與通用的微處理器相類(lèi)似，由CPU、存儲(chǔ)器、總線、外設(shè)、接口、時(shí)鐘等部分組成，但又有其鮮明的特點(diǎn)。DSP芯片的特點(diǎn)馮.諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)DSP芯片的特點(diǎn)程序與數(shù)據(jù)存儲(chǔ)空間分開(kāi)，各有獨(dú)立的地址總線和數(shù)據(jù)總線，取指和讀數(shù)可以同時(shí)進(jìn)行，從而提高速度，目前的水平已達(dá)到90億次浮點(diǎn)運(yùn)算/秒（9000MFLOPS）MIPS--MillionInstructionPerSecondMFLOPS--MillionFloatingOperationPerSecond哈佛結(jié)構(gòu)DSP芯片的特點(diǎn)哈佛結(jié)構(gòu)程序存儲(chǔ)器CPU數(shù)據(jù)存儲(chǔ)器哈佛結(jié)構(gòu)改進(jìn)的哈佛結(jié)

2、構(gòu)DSP芯片的特點(diǎn)改進(jìn)型的哈佛結(jié)構(gòu)改進(jìn)型的哈佛結(jié)構(gòu)是采用雙存儲(chǔ)空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。其特點(diǎn)如下：①允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù),使這些數(shù)據(jù)可以由算術(shù)運(yùn)算指令直接調(diào)用,增強(qiáng)芯片的靈活性；②提供了存儲(chǔ)指令的高速緩沖器（cache）和相應(yīng)的指令,當(dāng)重復(fù)執(zhí)行這些指令時(shí),只需讀入一次就可連續(xù)使用，不需要再次從程序存儲(chǔ)器中讀出,從而減少了指令執(zhí)行作需要的時(shí)間。如：TMS320C6200系列的DSP,整個(gè)片內(nèi)程序存儲(chǔ)器都可以配制成高速緩沖結(jié)構(gòu)。DSP芯片的特點(diǎn)改進(jìn)型的哈佛結(jié)構(gòu)DSP芯片都采用多總線結(jié)構(gòu)，可同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，并由輔助寄存器自動(dòng)增減地址進(jìn)

3、行尋址，使CPU在一個(gè)機(jī)器周期內(nèi)可多次對(duì)程序空間和數(shù)據(jù)空間進(jìn)行訪問(wèn)，大大地提高了DSP的運(yùn)行速度。如：TMS320C54x系列內(nèi)部有P、C、D、E等4組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣在一個(gè)機(jī)器周期內(nèi)可以完成如下操作：①?gòu)某绦虼鎯?chǔ)器中取一條指令；②從數(shù)據(jù)存儲(chǔ)器中讀兩個(gè)操作數(shù)；③向數(shù)據(jù)存儲(chǔ)器寫(xiě)一個(gè)操作數(shù)。流水操作（pipeline）DSP芯片的特點(diǎn)獨(dú)立的硬件乘法器在卷積、數(shù)字濾波、FFT、相關(guān)、矩陣運(yùn)算等算法中，都有一類(lèi)的運(yùn)算，大量重復(fù)乘法和累加通用計(jì)算機(jī)的乘法用軟件實(shí)現(xiàn)，用若干個(gè)機(jī)器周期。DSP有硬件乘法器，用MAC指令（取數(shù)、乘法、累加）在單周期內(nèi)完成。DSP芯片的特點(diǎn)獨(dú)立

4、的DMA總線和控制器有一組或多組獨(dú)立的DMA總線，與CPU的程序、數(shù)據(jù)總線并行工作，在不影響CPU工作的條件下，DMA速度目前已達(dá)800Mbyte/sDSP芯片的特點(diǎn)DSP的硬件結(jié)構(gòu)中央處理器總線數(shù)據(jù)存儲(chǔ)器RAM、程序存儲(chǔ)器ROM外設(shè)。CPU通用微處理器的CPU由ALU和CU組成，其算術(shù)運(yùn)算和邏輯運(yùn)算通過(guò)軟件來(lái)實(shí)現(xiàn)，如加法需要10個(gè)機(jī)器周期，乘法是一系列的移位和加法，需要數(shù)十個(gè)機(jī)器周期。DSP的CPU設(shè)置硬件乘法器，可以在單周期內(nèi)完成乘法和累加DSP的硬件結(jié)構(gòu)TMS320C2xx的CPU（部分）DSP的硬件結(jié)構(gòu)硬件乘法器DSP的硬件結(jié)構(gòu)CALU（中心算術(shù)邏輯單元）DSP的硬件結(jié)構(gòu)DSP的

5、硬件結(jié)構(gòu)數(shù)據(jù)地址發(fā)生器（DAG）在通用CPU中，數(shù)據(jù)地址的產(chǎn)生和數(shù)據(jù)的處理都由ALU來(lái)完成在DSP中，設(shè)置了專(zhuān)門(mén)的數(shù)據(jù)地址發(fā)生器（實(shí)際上是專(zhuān)門(mén)的ALU），來(lái)產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公共ALU的時(shí)間DSP的硬件結(jié)構(gòu)TMS320C2xx的片內(nèi)存儲(chǔ)器及總線DSP的硬件結(jié)構(gòu)外設(shè)（peripherals）時(shí)鐘發(fā)生器（振蕩器與鎖相環(huán)）定時(shí)器（Timer）軟件可編程等待狀態(tài)發(fā)生器通用I/O同步串口（SSP）與異步串口（ASP）JTAG掃描邏輯電路（IEEE1149.1標(biāo)準(zhǔn))便于對(duì)DSP作片上的在線仿真和多DSP條件下的調(diào)試DSP的硬件結(jié)構(gòu)DSP的硬件結(jié)構(gòu)：舉例ALUDSP的硬件結(jié)構(gòu)：舉例ADSP21

6、00DSP的硬件結(jié)構(gòu)：舉例MOTOROLADSP56002DSP的硬件結(jié)構(gòu)：舉例LucentDSP1600coreDSP的硬件結(jié)構(gòu)：舉例27TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性總線結(jié)構(gòu)中央處理單元（CPU）存儲(chǔ)器本章小結(jié)TMS320C54x的硬件結(jié)構(gòu)28內(nèi)容簡(jiǎn)介T(mén)MS320C54x（簡(jiǎn)稱C54x）系列DSP是TI公司推出的低功耗、高性能的16位定點(diǎn)數(shù)字信號(hào)處理器，具有很好的操作靈活性和很高的運(yùn)行速度。由于TMS320C54x使用CPU的并行運(yùn)行特性、特殊硬件邏輯、特定的指令系統(tǒng)和多總線技術(shù)等來(lái)提高運(yùn)算速度，并使用高級(jí)的IC硬件設(shè)計(jì)技術(shù)來(lái)提高處理器工作速度及降低功耗，使其具有功耗小、高

7、度并行等優(yōu)點(diǎn)，可以滿足眾多領(lǐng)域?qū)崟r(shí)處理的要求。本章詳細(xì)介紹TMS320C54x的硬件結(jié)構(gòu)，主要包括總線結(jié)構(gòu)、中央處理單元、存儲(chǔ)器。TMS320C54x的硬件結(jié)構(gòu)291TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性TI公司推出的同一代TMS320系列DSP產(chǎn)品的CPU結(jié)構(gòu)是相同的，只是在片內(nèi)存儲(chǔ)器和片內(nèi)外圍設(shè)備的配置上不一定相同。TMS320C54x系列DSP處理器產(chǎn)品雖然很多，但其體系結(jié)構(gòu)基本上是相同的，特別是處理器內(nèi)部CPU結(jié)構(gòu)是完全相