VHDL語(yǔ)言帶同步置位、復(fù)位的D觸發(fā)器.doc

VHDL語(yǔ)言帶同步置位、復(fù)位的D觸發(fā)器.doc

ID：48359539

大?。?2.00 KB

頁(yè)數(shù)：2頁(yè)

時(shí)間：2019-11-26

VHDL語(yǔ)言帶同步置位、復(fù)位的D觸發(fā)器.doc_第1頁(yè)
VHDL語(yǔ)言帶同步置位、復(fù)位的D觸發(fā)器.doc_第2頁(yè)
資源描述：

《VHDL語(yǔ)言帶同步置位、復(fù)位的D觸發(fā)器.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、VHDL語(yǔ)言編寫的帶同步置位/復(fù)位的D觸發(fā)器：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitytrigger_disport(clk,d,sreset,sset:instd_logic;--同步復(fù)位端sreset，同步置位端ssetq,qf:outstd_logic);endentity;architectureartoftrigger_disbeginprocess(clk,d,sreset,sset)beginifclk'eventandcl

2、k='1'thenifsreset='1'thenq<='0';qf<='1';--同步復(fù)位端sreset，高電平有效，復(fù)位elsifsset='1'thenq<='1';qf<='0';--同步置位端sset，高電平有效，置位elseq<=d;qf<=not(d);endif;endif;endprocess;endarchitectureart;

當(dāng)前文檔最多預(yù)覽五頁(yè)，下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè)，下載文檔查看全文
溫馨提示：
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件，查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常，文件下載后無(wú)此問(wèn)題，請(qǐng)放心下載。
2. 本文檔由用戶上傳，版權(quán)歸屬用戶，天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容，確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載，若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤，付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。