基于arm的can總線智能節(jié)點的設計

《基于arm的can總線智能節(jié)點的設計》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在工程資料-天天文庫。

1、基于ARM的CAN總線智能節(jié)點的設計

2、第1內(nèi)容加載中...500)this.style.ouseg(this)">本設計選用的LPC2294是PHILIPS公司新推出的一款功能強大的超低功耗的具有ARM7TDMI內(nèi)核的32位微控制器。144腳封裝、兩個32位定時器、八路10位ADC、四路CAN通道和P通道以及多達九個的外部中斷，內(nèi)部嵌入256K字節(jié)高速Flash存儲器和16K字節(jié)靜態(tài)RAM，包含76（使用了外部存儲器）~112（單片）個GPIO口。如此豐富的片上資源完全可以滿足一般的工業(yè)控制的需要，同時還可以減少系統(tǒng)硬件設計的復雜度。另外，LPC2294支持J

3、TAG實時仿真和跟蹤、128位寬度的存儲器接口和獨特的加速結構，使32位代碼能夠在高達60MHz的操作頻率下運行。LPC2294內(nèi)部集成有四路CAN控制器：符合CAN規(guī)范CAN2.0B,ISO11989-1標準：總線數(shù)據(jù)波特度均可達1Mbps；可訪問32位的寄存器和RAM；全局驗收過濾器可識別幾乎所有總線的11位和29位Rx標識符；驗收過濾器為選擇的標準標識符提供了FullCAN-style自動接收功能。作為本設計的核心部件，LPC2294不僅擔起主控制器的作用，同時還作為CAN網(wǎng)絡的節(jié)點控制器，與網(wǎng)絡中的其它節(jié)點實現(xiàn)數(shù)據(jù)傳輸與交換。1.2CAN節(jié)點硬件電路組

4、成CAN節(jié)點硬件電路如圖1所示，由ARM微控制器LPC2294、CAN總線收發(fā)器TJA1050T、高速光耦6N137和電源隔離模塊B0505S等組成。主控芯片LPC2294的晶振頻率范圍為1～30MHz。本設計選晶振頻率為20MHz，通過設置內(nèi)部的VPB分頻器可以提高CPU時鐘頻率。內(nèi)部256K字節(jié)的高速Flash存儲器用于代碼和數(shù)據(jù)的存儲。對于FLASH存儲器，可通過內(nèi)置的串行JTAG接口進行在系統(tǒng)編程（ISP），或進行在應用編程（IAP）。為了便于調(diào)試和系統(tǒng)升級，在設計中可以預留這些接口電路。LPC2294采用雙電源供電。CPU的供電電壓范圍為1.65～1

5、.95V(1.8V±8.3%),I/O的供電電壓范圍為3.0～3.6V(3.3V±10%)。收發(fā)器TJA1050T是CAN協(xié)議控制器和物理總線之間的接口，它與“ISO11898”標準完全兼容。CANH和CANL理想配合，可使電磁輻射減到更低。除此之外，TJA1050T不上電時，總線呈現(xiàn)無源特性，這使得TJA1050T在性能上大大優(yōu)于以前的CAN總線收發(fā)器。TJA1050T有兩種工作模式：高速模式和靜音模式（它們由引腳“S”來控制）。在高速模式中，總線輸出信號有固定的斜率，并且以盡量快的速度切換。高速模式適用于最大位速度和最大總線長度的情況，而且此時其收發(fā)器循環(huán)

6、延遲最小。靜音模式時發(fā)送器是禁能的。它不管TxD的輸入信號。靜音模式可以防止CAN控制器不受控制時對網(wǎng)絡通訊造成堵塞。500)this.style.ouseg(this)">1.3硬件的抗干擾設計　在本設計所應用的場合中，產(chǎn)生電磁信號的設備較多，包括超短波設備、音頻設備、電源等，因此抗干擾設備顯示尤其重要。主要采取了以下措施：?。?）為了進一步提高CAN總線節(jié)點的抗干擾能力，保證各節(jié)點之間在電氣上是完全隔離和獨立的，LPC2294的TX0和RX0分別通過高速光耦6N137與TJA1050T的TXD的RXD相連。不過，應該特別說明的是，光耦部分電路所采用的兩個電

7、源必須完全隔離，否則采用光耦也就失去了意義。電源的完全隔離采用小功率電源隔離模塊B0505S。電路雖復雜一些，但是卻提高了節(jié)點的穩(wěn)定性和安全性?！。?）在CAN總線的兩端加有兩個120Ω的電阻，這兩個電阻對于總線阻抗的匹配起著相當重要的作用。去掉它們會使數(shù)據(jù)通信的抗干擾性及可靠性大大降低，甚至無法通信。?。?）CANH和CANL與地之間并聯(lián)了兩個30pF的小電容，可以濾除總線上的高頻干擾并且具有一定的防電磁輻射的能力；在兩根CAN總線接入端之間并入了5.6V的TVS管，當CAN總線竄入電壓干擾時可通過TVS管的短路起到一定的過壓保護作用?！。?）為了減小現(xiàn)場對

8、節(jié)點的干擾，有用屏蔽雙絞線，且根據(jù)實際使用經(jīng)驗，屏蔽電纜的屏蔽層無需接地。2軟件設計軟件調(diào)試環(huán)境采用ARM公司的ARM核處理器集成開發(fā)工具ADSv1.2。ADSv1.2集成了匯編、C、C++編譯器和調(diào)試器，編譯效率高，提供了功能強大的系統(tǒng)庫，支持軟件調(diào)式、JTAG仿真調(diào)試及硬件調(diào)試。本設計采用的是JTAG仿真調(diào)試。對于一般的32位ARM應用系統(tǒng)，在運行主程序前必須初始化運行環(huán)境，即為ARM芯片編寫啟動代碼。該啟動代碼包括異常向量表、堆棧初始化、存儲系統(tǒng)初始化和目標板初始化等，一般用匯編語言編寫。對于該設計來說，關鍵的是編寫CAN驅動程序。主程序只需通過調(diào)用驅動

9、程序提供的接口來實現(xiàn)數(shù)據(jù)的接收和發(fā)送，