dxp信號(hào)完整性分析

ID:10781426

大小:887.48 KB

頁(yè)數(shù):11頁(yè)

時(shí)間:2018-07-08

dxp信號(hào)完整性分析_第1頁(yè)
dxp信號(hào)完整性分析_第2頁(yè)
dxp信號(hào)完整性分析_第3頁(yè)
dxp信號(hào)完整性分析_第4頁(yè)
dxp信號(hào)完整性分析_第5頁(yè)
資源描述:

《dxp信號(hào)完整性分析》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、AltiumDesigner中進(jìn)行信號(hào)完整性分析AltiumDesigner的信號(hào)完整性分析功能在高速數(shù)字系統(tǒng)中,由于脈沖上升/下降時(shí)間通常在10到幾百p秒,當(dāng)受到諸如內(nèi)連、傳輸時(shí)延和電源噪聲等因素的影響,從而造成脈沖信號(hào)失真的現(xiàn)象;在自然界中,存在著各種各樣頻率的微波和電磁干擾源,可能由于很小的差異導(dǎo)致高速系統(tǒng)設(shè)計(jì)的失??;在電子產(chǎn)品向高密和高速電路設(shè)計(jì)方向發(fā)展的今天,解決一系列信號(hào)完整性的問(wèn)題,成為當(dāng)前每一個(gè)電子設(shè)計(jì)者所必須面對(duì)的問(wèn)題。業(yè)界通常會(huì)采用在PCB制板前期,通過(guò)信號(hào)完整性分析工具盡可能將設(shè)計(jì)風(fēng)險(xiǎn)降到最低,從而也大大促進(jìn)了EDA設(shè)計(jì)工具的發(fā)展……信號(hào)完整性(SignalIntegr

2、ity,簡(jiǎn)稱SI)問(wèn)題是指高速數(shù)字電路中,脈沖形狀畸變而引發(fā)的信號(hào)失真問(wèn)題,通常由傳輸線不阻抗匹配產(chǎn)生的問(wèn)題。而影響阻抗匹配的因素包括信號(hào)源的架構(gòu)、輸出阻抗(outputimpedance)、走線的特性阻抗、負(fù)載端的特性、走線的拓樸(topology)架構(gòu)等。解決的方式可以采用端接(termination)與調(diào)整走線拓樸的策略。信號(hào)完整性問(wèn)題通常不是由某個(gè)單一因素導(dǎo)致的,而是板級(jí)設(shè)計(jì)中多種因素共同作用的結(jié)果。信號(hào)完整性問(wèn)題主要表現(xiàn)形式包括信號(hào)反射、信號(hào)振鈴、地彈、串?dāng)_等;1.a.AltiumDesigner信號(hào)完整性分析(機(jī)理、模型、功能)在AltiumDesigner設(shè)計(jì)環(huán)境下,您既可以在

3、原理圖又可以在PCB編輯器內(nèi)實(shí)現(xiàn)信號(hào)完整性分析,并且能以波形的方式在圖形界面下給出反射和串?dāng)_的分析結(jié)果。AltiumDesigner的信號(hào)完整性分析采用IC器件的IBIS模型,通過(guò)對(duì)版圖內(nèi)信號(hào)線路的阻抗計(jì)算,得到信號(hào)響應(yīng)和失真等仿真數(shù)據(jù)來(lái)檢查設(shè)計(jì)信號(hào)的可靠性。AltiumDesigner的信號(hào)完整性分析工具可以支持包括差分對(duì)信號(hào)在內(nèi)的高速電路信號(hào)完整性分析功能。AltiumDesigner仿真參數(shù)通過(guò)一個(gè)簡(jiǎn)單直觀的對(duì)話框進(jìn)行配置,通過(guò)使用集成的波形觀察儀,實(shí)現(xiàn)圖形顯示仿真結(jié)果,而且波形觀察儀可以同時(shí)顯示多個(gè)仿真數(shù)據(jù)圖像。并且可以直接在標(biāo)繪的波形上進(jìn)行測(cè)量,輸出結(jié)果數(shù)據(jù)還可供進(jìn)一步分析之用。A

4、ltiumDesigner提供的集成器件庫(kù)包含了大量的的器件IBIS模型,用戶可以對(duì)器件添加器件的IBIS模型,也可以從外部導(dǎo)入與器件相關(guān)聯(lián)的IBIS模型,選擇從器件廠商那里得到的IBIS模型。AltiumDesigner的SI功能包含了布線前(即原理圖設(shè)計(jì)階段)及布線后(PCB版圖設(shè)計(jì)階段)兩部分SI分析功能;采用成熟的傳輸線計(jì)算方法,以及I/O緩沖宏模型進(jìn)行仿真?;诳焖俜瓷浜痛?dāng)_模型,信號(hào)完整性分析器使用完全可靠的算法,從而能夠產(chǎn)生出準(zhǔn)確的仿真結(jié)果。布線前的阻抗特征計(jì)算和信號(hào)反射的信號(hào)完整性分析,用戶可以在原理圖環(huán)境下運(yùn)行SI仿真功能,對(duì)電路潛在的信號(hào)完整性問(wèn)題進(jìn)行分析,如阻抗不匹配等

5、因素。更全面的信號(hào)完整性分析是在布線后PCB版圖上完成的,它不僅能對(duì)傳輸線阻抗、信號(hào)反射和信號(hào)間串?dāng)_等多種設(shè)計(jì)中存在的信號(hào)完整性問(wèn)題以圖形的方式進(jìn)行分析,而且還能利用規(guī)則檢查發(fā)現(xiàn)信號(hào)完整性問(wèn)題,同時(shí),AltiumDesigner還提供一些有效的終端選項(xiàng),來(lái)幫助您選擇最好的解決方案。2.2分析設(shè)置需求在PCB編輯環(huán)境下進(jìn)行信號(hào)完整性分析。·為了得到精確的結(jié)果,在運(yùn)行信號(hào)完整性分析之前需要完成以下步驟:·1、電路中需要至少一塊集成電路,因?yàn)榧呻娐返墓苣_可以作為激勵(lì)源輸出到被分析的網(wǎng)絡(luò)上。像電阻、電容、電感等被動(dòng)元件,如果沒有源的驅(qū)動(dòng),是無(wú)法給出仿真結(jié)果的。·2、針對(duì)每個(gè)元件的信號(hào)完整性模型必須

6、正確?!?、在規(guī)則中必須設(shè)定電源網(wǎng)絡(luò)和地網(wǎng)絡(luò),具體操作見本文?!?、設(shè)定激勵(lì)源?!?、用于PCB的層堆棧必須設(shè)置正確,電源平面必須連續(xù),分割電源平面將無(wú)法得到正確分析結(jié)果,另外,要正確設(shè)置所有層的厚度。2.2操作流程a.布線前(即原理圖設(shè)計(jì)階段)SI分析概述用戶如需對(duì)項(xiàng)目原理圖設(shè)計(jì)進(jìn)行SI仿真分析,AltiumDesigner要求必須建立一個(gè)工程項(xiàng)目名稱。在原理圖SI分析中,系統(tǒng)將采用在SISetupOption對(duì)話框設(shè)置的傳輸線平均線長(zhǎng)和特征阻抗值;仿真器也將直接采用規(guī)則設(shè)置中信號(hào)完整性規(guī)則約束,如激勵(lì)源和供電網(wǎng)絡(luò)等,同時(shí),允許用戶直接在原理圖編輯環(huán)境下放置PCBLayout圖標(biāo),直接對(duì)原

7、理圖內(nèi)網(wǎng)絡(luò)定義規(guī)則約束。當(dāng)建立了必要的仿真模型后,在原理圖編輯環(huán)境的菜單中選擇Tools->SignalIntegrity命令,運(yùn)行仿真。b.布線后(即PCB版圖設(shè)計(jì)階段)SI分析概述用戶如需對(duì)項(xiàng)目PCB版圖設(shè)計(jì)進(jìn)行SI仿真分析,AltiumDesigner要求必須在項(xiàng)目工程中建立相關(guān)的原理圖設(shè)計(jì)。此時(shí),當(dāng)用戶在任何一個(gè)原理圖文檔下運(yùn)行SI分析功能將與PCB版圖設(shè)計(jì)下允許SI分析功能得到相同的結(jié)果。當(dāng)建立了必

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。
关闭