資源描述：
《AES專用指令處理器的研究與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、AES專用指令處理器的研究與實(shí)現(xiàn)夏輝1賈智平1張峰1李新1陳仁海1EdwinH.-M.Sha21(山東大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院山東濟(jì)南250101)2(美國(guó)德州大學(xué)達(dá)拉斯分校計(jì)算機(jī)科學(xué)系德克薩斯75083)(sprit_xiahui@mail.sdu.edu.cn)TheApplicationSpecificInstructionProcessorforAESXiaHui1，JiaZhiping1，ZhangFeng1，LiXin1，ChenRenhai1，andEdwinH.-M.Sha21(SchoolofComputerS
2、cienceandTechnology，ShandongUniversity，Jinan，Shandong250101，China)2(Department?of?Computer?Science，University?of?TexasatDallas，Richardson，Texas75083，USA)Abstract Encryptionalgorithmhasbeenwidelyusedintheembeddedtrustedcomputingdomain,howtoimproveitsexecutionefficienc
3、yhasbecomeanimportantissue.TheAdvancedEncryptionStandard(AES)algorithmisanewencryptionalgorithmwhichhasbeenwidelyadoptedinthefieldoftrustcomputationduetoitshighsecurity,lowcostandhighenforceability.Thispaperemploysanewinstructionsetarchitecture(ISA)extensionmethodtoo
4、ptimizethisalgorithm．Basedonelectronicsystemlevel(ESL)methodology，acommercialprocessortoolonthebasisoflanguageforinstruction-setarchitectures(LISA)isusedtoconstructanefficientAESapplicationspecificinstructionprocessor(AES_ASIP)withtheobjectivetoimprovetheAESalgorithm
5、executionefficiency．FinallytheAES_ASIPmodelisimplementedtotheFPGA(Field-ProgrammableGateArray)platform．AseriesofsimulationshavebeenconductedtoevaluatetheperformanceoftheAES_ASIPmodel．Experimentalresultsshowthatourprocessorimproves58.4x%intheexecutionefficiencyandsave
6、s47.4x%inthecodestoragespacecomparedtotheARMISAprocessor．Keywords AdvancedEncryptionStandard；ElectronicSystemLevel；InstructionSetArchitecture；ApplicationSpecificInstructionProcessor；Field-ProgrammableGateArray摘要 隨著加密算法在嵌入式可信計(jì)算領(lǐng)域的廣泛應(yīng)用，如何提高其執(zhí)行效率成為研究的熱點(diǎn)問(wèn)題．高級(jí)加密標(biāo)準(zhǔn)(AES)憑借其
7、在安全性、費(fèi)用開銷和可執(zhí)行性等方面的內(nèi)在優(yōu)勢(shì)，成為使用最為廣泛的對(duì)稱密鑰加密算法．文中采用指令集架構(gòu)(ISA)擴(kuò)展優(yōu)化的方法對(duì)AES算法進(jìn)行指令擴(kuò)展優(yōu)化．基于電子系統(tǒng)級(jí)(ESL)方法設(shè)計(jì)流程，使用基于LISA語(yǔ)言的處理器生成工具構(gòu)建了一個(gè)高效AES專用指令處理器(AES_ASIP)模型，最終實(shí)現(xiàn)于FPGA中．經(jīng)過(guò)一系列的仿真和驗(yàn)證，對(duì)比ARM處理器指令集架構(gòu)，實(shí)驗(yàn)結(jié)果顯示AES_ASIP以增加少許硬件資源為代價(jià)，提高了算法58.4x%的執(zhí)行效率并節(jié)省了47.4x%的指令代碼存儲(chǔ)空間．關(guān)鍵詞 AES；電子系統(tǒng)級(jí)；指令集架構(gòu)；專用指
8、令處理器；FPGA中圖法分類號(hào)TP391文章類別：信息安全0引言加密技術(shù)是一種保護(hù)秘密信息或敏感信息的重要手段．加密算法被廣泛應(yīng)用于可信路由、TPM可信根測(cè)量、實(shí)體認(rèn)證、數(shù)字簽名和數(shù)據(jù)加密傳輸?shù)确矫妫畬?duì)稱密鑰加密技術(shù)憑借其安全性、高效性和靈活性， 已廣泛用于保證
