資源描述：
《本科畢業(yè)設(shè)計論文--數(shù)字系統(tǒng)設(shè)計.doc》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、第一次作業(yè)1.1EDA的英文全稱是什么？EDA的中文含義是什么？答：ED自動化A即ElectronicDesignAutomation的縮寫，直譯為：電子設(shè)計。1.2什么叫EDA技術(shù)？利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計有什么特點(diǎn)？答：EDA技術(shù)有狹義和廣義之分，狹義EDA技術(shù)就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機(jī)、大規(guī)模可編程邏輯器件的開發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、
2、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)，或稱為IES/ASIC自動設(shè)計技術(shù)。①用軟件的方式設(shè)計硬件；②用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；③設(shè)計過程中可用有關(guān)軟件進(jìn)行各種仿真；④系統(tǒng)可現(xiàn)場編程，在線升級；⑤整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。1.3從使用的角度來講，EDA技術(shù)主要包括幾個方面的內(nèi)容？這幾個方面在整個電子系統(tǒng)的設(shè)計中分別起什么作用？答：EDA技
3、術(shù)的學(xué)習(xí)主要應(yīng)掌握四個方面的內(nèi)容：①大規(guī)模可編程邏輯器件；②硬件描述語言；③軟件開發(fā)工具；④實(shí)驗(yàn)開發(fā)系統(tǒng)。其中，硬件描述語言是重點(diǎn)。對于大規(guī)?？删幊踢壿嬈骷?，主要是了解其分類、基本結(jié)構(gòu)、工作原理、各廠家產(chǎn)品的系列、性能指標(biāo)以及如何選用，而對于各個產(chǎn)品的具體結(jié)構(gòu)不必研究過細(xì)。對于硬件描述語言，除了掌握基本語法規(guī)定外，更重要的是要理解VHDL的三個“精髓”：軟件的強(qiáng)數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性決定了VHDL語言的并行性、軟件仿真的順序性與實(shí)際硬件行為的并行性；要掌握系統(tǒng)的分析與建模方法，能夠?qū)⒏鞣N基本
4、語法規(guī)定熟練地運(yùn)用于自己的設(shè)計中。對于軟件開發(fā)工具，應(yīng)熟練掌握從源程序的編輯、邏輯綜合、邏輯適配以及各種仿真、硬件驗(yàn)證各步驟的使用。對于實(shí)驗(yàn)開發(fā)系統(tǒng)，主要能夠根據(jù)自己所擁有的設(shè)備，熟練地進(jìn)行硬件驗(yàn)證或變通地進(jìn)行硬件驗(yàn)證。1.4什么叫可編程邏輯器件(簡稱PLD)？FPGA和CPLD的中文含義分別是什么？國際上生產(chǎn)FPGA/CPLD的主流公司，并且在國內(nèi)占有較大市場份額的主要有哪幾家？其產(chǎn)品系列有哪些？其可用邏輯門/等效門數(shù)大約在什么范圍？答：可編程邏輯器件(簡稱PLD)是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器
5、件。FPGA和CPLD分別是現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件的簡稱。國際上生產(chǎn)FPGA/CPLD的主流公司，并且在國內(nèi)占有市場份額較大的主要是Xilinx，Altera，Lattice三家公司。Xilinx公司的FPGA器件有XC2000，XC3000，XC4000，XC4000E，XC4000XLA，XC5200系列等，可用門數(shù)為1200～18000；Altera公司的CPLD器件有FLEX6000，F(xiàn)LEX8000，F(xiàn)LEX10K，F(xiàn)LEX10KE系列等，提供門數(shù)為5000～25000；Lattice公司
6、的ISP-PLD器件有ispLSI1000，ispLSI2000，ispLSI3000，ispLSI6000系列等，集成度可多達(dá)25000個PLD等效門。第二次作業(yè)1.8目前比較流行的、主流廠家的EDA的軟件工具有哪些？這些開發(fā)軟件的主要區(qū)別是什么？答：目前比較流行的、主流廠家的EDA的軟件工具有Altera的MAX+plusII、Lattice的ispEXPERT、Xilinx的FoundationSeries。1.10對于目標(biāo)器件為FPGA/CPLD的VHDL設(shè)計，其工程設(shè)計包括幾個主要步驟？每步的作用是什么
7、？每步的結(jié)果是什么？答：第一:需要進(jìn)行“源程序的編輯和編譯”—用一定的邏輯表達(dá)手段將設(shè)計表達(dá)出來;第二：要進(jìn)行“邏輯綜合”---將用一定的邏輯表達(dá)手段將表達(dá)出來的設(shè)計經(jīng)過一系列的操作，分解成一系列的邏輯電路及對應(yīng)的關(guān)系（電路分解）；第三：要進(jìn)行目標(biāo)器件的“布線/適配”---在選用的目標(biāo)器件中建立這些基本邏輯電路的對應(yīng)關(guān)系（邏輯實(shí)現(xiàn)）第四：目標(biāo)器件的編程下載---將前面的軟件設(shè)計經(jīng)過編程變成具體的設(shè)計系統(tǒng)（物理實(shí)現(xiàn)）；最后要進(jìn)行硬件仿真/硬件測試---驗(yàn)證所設(shè)計的系統(tǒng)是否符合要求。同時，在設(shè)計過程中要進(jìn)行有關(guān)仿真”
8、---模擬有關(guān)設(shè)計結(jié)果與設(shè)計構(gòu)想是否相符。1.11名詞解釋：邏輯綜合、邏輯適配、行為仿真、功能仿真、時序仿真。答：邏輯綜合：邏輯綜合器的功能就是將設(shè)計者在EDA平臺上完成的針對某個系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形的描述，針對給定硬件結(jié)構(gòu)組件進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得門級電路甚至更底層的電路描述文件。由此可見，綜合器工作前，必須給定最后實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功
