可重構(gòu)技術(shù)發(fā)展現(xiàn)狀與趨勢(shì)

《可重構(gòu)技術(shù)發(fā)展現(xiàn)狀與趨勢(shì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、可重構(gòu)技術(shù)綜述摘要本文建立在閱讀多篇國(guó)內(nèi)外可重構(gòu)文獻(xiàn)的基礎(chǔ)上，對(duì)可重構(gòu)技術(shù)在國(guó)內(nèi)外的現(xiàn)狀及趨勢(shì)作出了較全面的綜述，目前可重構(gòu)主要有硬件可重構(gòu)和軟件可重構(gòu)，而硬件可重構(gòu)又可具體化分為基于FPGA、基于XPP和基于芯片的可重構(gòu)，軟件可重構(gòu)可具體化為基于模塊代理與模塊實(shí)現(xiàn)相分離和基于控制計(jì)劃程序的可重構(gòu)等。關(guān)鍵字:可重構(gòu)硬件軟件模塊1緒論早在1991年，BradfordK.Clark[20]（美國(guó)海軍武器中心導(dǎo)彈軟件分部）就提出了重構(gòu)，并指出重構(gòu)的主要目標(biāo)是在嵌入式系統(tǒng)中通過(guò)模塊化和可移植性來(lái)實(shí)現(xiàn)模塊的重復(fù)利用，

2、以降低開(kāi)發(fā)成本和縮短開(kāi)發(fā)周期。現(xiàn)在，隨著各學(xué)科分工越來(lái)越細(xì)，對(duì)計(jì)算機(jī)資源的需求日趨復(fù)雜，特別是近年來(lái)網(wǎng)絡(luò)的普及通信技術(shù)和多媒體技術(shù)的飛速發(fā)展，使得各種各樣的計(jì)算密集型多媒體應(yīng)用和加解密應(yīng)用對(duì)硬件環(huán)境的要求越來(lái)越高，既要求硬件環(huán)境能夠適應(yīng)各種不同的應(yīng)用，還要保證對(duì)各種應(yīng)用的實(shí)時(shí)處理速度。在RISC上增加SIMD功能單元技術(shù)在普通的應(yīng)用中取得了很好的效果，但對(duì)于目前的嵌入式應(yīng)用中算法越來(lái)越復(fù)雜越來(lái)越多樣化，增加單一特定功能單元的通用處理器上的方案就顯得力不從心，對(duì)軟件和硬件的重構(gòu)也就顯得越來(lái)越重要，本文將對(duì)國(guó)內(nèi)

3、外可重構(gòu)技術(shù)的現(xiàn)狀及其發(fā)展趨勢(shì)作詳細(xì)的描述。2硬件可重構(gòu)對(duì)硬件進(jìn)行可重構(gòu)不但能滿足應(yīng)用中靈活多變的需求，而且能達(dá)到近乎ASIC(Application-SpecificIntegratedCircuit)的速度，因此越來(lái)越廣泛的被應(yīng)用。文獻(xiàn)[21]按解決問(wèn)題的層次不同將可重構(gòu)分為4類(lèi)：(1)門(mén)級(jí)可重構(gòu)。從基本門(mén)級(jí)人手重構(gòu)計(jì)算系統(tǒng)．即將功能部件的邏輯用FPGA實(shí)現(xiàn)，當(dāng)應(yīng)用算法改變時(shí)，通過(guò)改變FPGA的配置來(lái)改變其功能．這種重構(gòu)也稱(chēng)為電路級(jí)可重構(gòu)。(2)部件級(jí)可重構(gòu)。早期的重構(gòu)從功能部件人手，通過(guò)對(duì)功能部件的重

4、新組合來(lái)適應(yīng)不同的計(jì)算需求。(3)指令級(jí)可重構(gòu)。在標(biāo)準(zhǔn)處理器單元的基礎(chǔ)上增加專(zhuān)用的計(jì)算設(shè)備，為通用計(jì)算提供特殊的計(jì)算支持，以實(shí)現(xiàn)大計(jì)算量指令和子程序的執(zhí)行，這種提高通用計(jì)算機(jī)性能的重構(gòu)方法稱(chēng)為指令級(jí)可重構(gòu)。(4)芯片級(jí)可重構(gòu)。在多處理器互連的基礎(chǔ)上，使處理器位數(shù)可變、處理器個(gè)數(shù)可變或處理器間互連可變的計(jì)算機(jī)結(jié)構(gòu)，稱(chēng)為芯片級(jí)可重構(gòu)或結(jié)構(gòu)級(jí)可重構(gòu)。本文將依據(jù)硬件可重構(gòu)的實(shí)現(xiàn)技術(shù)不同將其分為3類(lèi)：(1)基于FPGA的可重構(gòu)。(2)基于XPP技術(shù)的可重構(gòu)。(3)針對(duì)芯片設(shè)計(jì)的可重構(gòu)。2.1基于FPGA的可重構(gòu)FPG

5、A是一個(gè)通用器件，由邏輯單元矩陣和邏輯單元之間的互連網(wǎng)絡(luò)組成。邏輯單元的功能和互連網(wǎng)絡(luò)的連接關(guān)系可以通過(guò)下載到FPGA上的配置數(shù)據(jù)改變，配置數(shù)據(jù)可通過(guò)硬件描述語(yǔ)言進(jìn)行編程?；贔PGA的可重構(gòu)廣泛應(yīng)用于數(shù)字信號(hào)處理、圖像處理、位操作、壓縮和加密等。圖1.FPGA體系結(jié)構(gòu)[19]FPGA體系結(jié)構(gòu)如圖1所示，由SB(SwitchBoxes)，CB(ConnectionBoxes)，CLB(ConfigurableLoigcBlock)陣列構(gòu)成，每個(gè)CLB中包含有SRAM查找表(LUTs)用于存儲(chǔ)用戶定義的具有特

6、定功能的真值表，根據(jù)輸入查找LUT從而得到組合邏輯的輸出。CBs路由CLB的輸入輸出到鄰近的連線中，SBs連接水平或垂直的連線，CB和SB都是可編程點(diǎn)，通過(guò)對(duì)其對(duì)應(yīng)的SRAM單元進(jìn)行配置就可實(shí)現(xiàn)期望的功能。可重構(gòu)硬件的配置數(shù)據(jù)被垂直或水平地分成配置幀，配置幀是配置的最小單位，將配置數(shù)據(jù)劃分成幀滿足了部分重構(gòu)的前提。在所有其他CLB都運(yùn)行的情況下允許部分CLB進(jìn)行靈活地獨(dú)立配置，從而實(shí)現(xiàn)運(yùn)行時(shí)可重構(gòu)。由于芯片的可靠性和產(chǎn)品面市時(shí)間對(duì)于保證在市場(chǎng)競(jìng)爭(zhēng)中取得成功的重要因素，芯片設(shè)計(jì)者們不斷地尋求縮短設(shè)計(jì)周期和提高

7、可靠性的方法，而資源復(fù)用能很好地滿足這兩個(gè)目標(biāo)。資源復(fù)用也是可重構(gòu)技術(shù)的目標(biāo)之一，在FPGA中主要通過(guò)IP(intellectualproperty)資源復(fù)用來(lái)實(shí)現(xiàn)資源的重復(fù)利用。IP資源復(fù)用是指在集成電路設(shè)計(jì)過(guò)程中，通過(guò)繼承、共享或購(gòu)買(mǎi)所需的智力產(chǎn)權(quán)內(nèi)核，然后再利用EDA工具進(jìn)行設(shè)計(jì)、綜合和驗(yàn)證，從而加速流片設(shè)計(jì)過(guò)程，降低開(kāi)發(fā)風(fēng)險(xiǎn)。IP資源復(fù)用已逐漸成為現(xiàn)代集成電路設(shè)計(jì)的重要手段，在日新月異的各種應(yīng)用需求面前，超大規(guī)模集成電路設(shè)計(jì)時(shí)代正步入一個(gè)IP整合的時(shí)代。IP核是IP復(fù)用的載體和核心內(nèi)容，基于應(yīng)用需求

8、、規(guī)范協(xié)議和行業(yè)標(biāo)準(zhǔn)的不同，IP核的內(nèi)容也是千差萬(wàn)別的。但是，為了使IP核易于訪問(wèn)和易于集成，其設(shè)計(jì)必須遵循一定的規(guī)范和準(zhǔn)則。在IP核的開(kāi)發(fā)方面，許多開(kāi)放性的團(tuán)體都付出了巨大的努力來(lái)推動(dòng)各種IP核的開(kāi)發(fā)和IP復(fù)用理念的推廣，他們不僅開(kāi)發(fā)了許多開(kāi)放源代碼的IP核，涵蓋了處理器IP、處理器外設(shè)控制器IP、算術(shù)運(yùn)算單元IP、DSP算法IP等方面，而且編寫(xiě)了詳細(xì)的IP核編碼風(fēng)格和項(xiàng)目模板，并倡導(dǎo)了一種總線標(biāo)準(zhǔn)wishbo