資源描述：
《基于fpga的信號(hào)發(fā)生器》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙第1頁(yè)共3頁(yè)編號(hào)：畢業(yè)設(shè)計(jì)(論文)說(shuō)明書題目：基于FPGA的信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)院（系）：信息與通信學(xué)院專業(yè)：通信工程學(xué)生姓名：凌遠(yuǎn)林學(xué)號(hào)：0800210319指導(dǎo)教師：梁紅玉職稱：講師√題目類型：理論研究實(shí)驗(yàn)研究工程設(shè)計(jì)工程技術(shù)研究軟件開發(fā)2012年5月25日1桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙第4頁(yè)共4頁(yè)摘要信號(hào)發(fā)生器又稱為波形發(fā)生器，是一種常用的信號(hào)源，廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實(shí)驗(yàn)等領(lǐng)域。它是科研及工程實(shí)踐中最重要的儀器之一，以往多用硬件組成，系統(tǒng)結(jié)構(gòu)比較復(fù)雜，可維護(hù)性和可操作性不佳。隨著計(jì)算機(jī)技術(shù)的發(fā)展，
2、信號(hào)發(fā)生器的設(shè)計(jì)制作越來(lái)越多的是用計(jì)算機(jī)技術(shù)，種類繁多，價(jià)格、性能差異很大。用FPGA或CPLD來(lái)實(shí)現(xiàn)，它的優(yōu)點(diǎn)是可以進(jìn)行功能仿真，而且FPGA和CPLD的片內(nèi)資源豐富，設(shè)計(jì)的流程簡(jiǎn)單。本課題主要研究基于FPGA的信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)，設(shè)計(jì)研究工作大部分是在計(jì)算機(jī)軟件平臺(tái)QuartusII下完成的。在QuartusII環(huán)境下，先用verilog語(yǔ)言進(jìn)行各模塊的程序編寫，然后生成頂層模塊，連接各模塊端口，形成信號(hào)發(fā)生器頂層原理圖，通過(guò)QuartusII仿真，得到具體數(shù)據(jù)。最后通過(guò)FPGA開發(fā)板連接示波器，調(diào)試出波形進(jìn)行總結(jié)和分析。本文結(jié)構(gòu)如下：第一章緒論，介紹課題研究的目
3、的、發(fā)展現(xiàn)狀，最后再說(shuō)明課題研究的主要內(nèi)容。第二章對(duì)本課題研究的任務(wù)要求以及工作流程進(jìn)行說(shuō)明。第三章簡(jiǎn)單介紹開發(fā)工具和FPGA原理。第四章詳細(xì)說(shuō)明信號(hào)發(fā)生器各模塊的verilog語(yǔ)言編程和相關(guān)原理。第五章總結(jié)。關(guān)鍵詞：FPGA；Verilog編程語(yǔ)言；信號(hào)發(fā)生器；QuartusII桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙第4頁(yè)共4頁(yè)AbstractSignalgenerator,alsoknownasawaveformgenerator,isacommonsource,widelyusedinelectroniccircuits,communications,contro
4、l,andteachingexperiments.Itisoneofthemostimportantinstrumentintheresearchandengineeringpractice,pastuseofhardwarecomponents,systemarchitectureismorecomplex,poormaintainabilityandoperability.Withthedevelopmentofcomputertechnology,moreandmore,signalgeneratordesignistheuseofcomputertechnolog
5、y,awiderangeofprice,performance,verydifferent.FPGAorCPLD,itsadvantageisthatthefunctionalsimulation,andFPGAandCPLDchipisrichinresources,thedesignprocessissimple.ThemainsubjectofstudydesignandimplementationofFPGA-basedsignalgenerator,designedmostoftheworkcompletedinthecomputersoftwareplatfo
6、rm,theQuartusII.TheprogrammingofthemoduleintheQuartusIIenvironment,usetheveriloglanguageandthengenerateatop-levelmodule,connecttheportsofeachmodule,theformationofthetop-levelschematicdiagramofthesignalgeneratorbytheQuartusIIsimulationspecificdata.Finally,theFPGAdevelopmentboardconnectedto
7、theoscilloscope,debugging,waveformweresummarizedandanalyzed.Thepaperisorganizedasfollows:ChapterⅠintroducesthepurposeofresearch,developmentstatus,thefinaldescriptionoftheresearchofmaincontent.ChapterⅡgivesthetaskrequirementsoftheresearchwork,aswellasexplaintheproces
