資源描述：
《高速數(shù)字電路封裝電源完整性分析》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、高速數(shù)字電路封裝電源完整性分析1.Pkg與PCB系統(tǒng)隨著人們對數(shù)據(jù)處理和運(yùn)算的需求越來越高，電子產(chǎn)品的核心—芯片的工藝尺寸越來越小，工作的頻率越來越高，目前處理器的核心頻率已達(dá)Ghz，數(shù)字信號更短的上升和下降時(shí)間，也帶來更高的諧波分量，數(shù)字系統(tǒng)是一個(gè)高頻高寬帶的系統(tǒng)。對于一塊組裝的PCB，無論是PCB本身，還是上面的封裝（Package，Pkg），其幾何結(jié)構(gòu)的共振頻率也基本落在這一范圍。不當(dāng)?shù)碾娫垂?yīng)系統(tǒng)（PDS）設(shè)計(jì)，將引起結(jié)構(gòu)共振，導(dǎo)致電源品質(zhì)的惡化，造成系統(tǒng)無法正常工作。此外，由于元器件密度的增高，為降低系統(tǒng)功
2、耗，系統(tǒng)普遍采用低電壓低擺幅設(shè)計(jì)，而低電壓信號更容易受到噪聲干擾。這些噪聲來源很廣，如耦合（coupling）、串?dāng)_（Crosstalk）、電磁輻射（EMI）等，但是最大的影響則來自于電源的噪聲，特別是同步切換噪聲（Simultaneousswitchingnoise，SSN）。通常整個(gè)PDS系統(tǒng)除了包含電路系統(tǒng)外，也包含電源與地平面形成的電磁場系統(tǒng)。下圖是一個(gè)電源傳輸系統(tǒng)的示意圖。1典型的電源傳輸系統(tǒng)示意圖2.Pkg與PCB系統(tǒng)的測量一般在探討地彈噪聲（GBN）時(shí)，通常只單純考慮PCB,且測量其S參數(shù)
3、S21
4、來表
5、示GBN大小的依據(jù)。Port1代表SSN激勵(lì)源的位置，也即PCB上主動(dòng)IC的位置，而較小的
6、S21
7、代表較好的PDS設(shè)計(jì)和較小的GBN。然而一般噪聲從IC上產(chǎn)生，通過Pkg的電源系統(tǒng)、再通過基板Via和封裝上的錫球的連接，到達(dá)PCB的電源系統(tǒng)（如圖1）。所以不能只單純考慮PCB或Pkg，必須把兩者結(jié)合起來，才能正確描述GBN在高速數(shù)字系統(tǒng)中的行為。為此，我們設(shè)計(jì)一個(gè)PDS結(jié)構(gòu)（如圖2），來代表Pkg安裝在PCB上的電源系統(tǒng)。圖2BGA封裝安裝在PCB上的結(jié)構(gòu)和截面示意圖使用網(wǎng)絡(luò)分析儀（HP8510C）結(jié)合探針臺（Mi
8、crotechprobestation）,量測此結(jié)構(gòu)之S參數(shù)，從50Mhz到5Ghz。測量上，使用兩個(gè)450um-pitch的GS探針，接到Pkg信號層的Powerring和Groundring上。這個(gè)測量結(jié)構(gòu)如圖3。圖3BGA封裝安裝在PCB上的結(jié)構(gòu)測量示意圖Pkg+PCB結(jié)構(gòu)量測S參數(shù)的結(jié)果如圖4所示，同時(shí)我們也做了單一Pkg和PCB的量測結(jié)果，通過對比來了解整個(gè)PDS系統(tǒng)和單一Pkg和PCB之間的差別。圖4BGA封裝安裝在PCB上的量測結(jié)果從圖4的測量結(jié)果，我們可以考到三種結(jié)構(gòu)的GBN行為有很大的差異。首先考慮
9、只有單一Pkg時(shí)的S參數(shù)，在1.3Ghz之前的行為像一個(gè)電容，在1.5Ghz后才有共振模態(tài)產(chǎn)生；考慮單一PCB，在0.5Ghz后就有共振模態(tài)產(chǎn)生，像0.73Ghz（TM01）、0.92Ghz(TM10)、1.17Ghz（TM11），其GBN行為比單一Pkg更糟。最后，考慮Pkg結(jié)合PCB，可以看到在1.5Ghz之前，比單一Pkg多了三個(gè)共振點(diǎn)，這些噪聲共振來自于PCB，通過錫球、Via等耦合到Pkg的電源上，這會使Pkg里的IC受噪聲影響更嚴(yán)重，這跟只考慮單一Pkg或PCB時(shí)有很大不同。3.去耦電容對電源噪聲的影響對
10、于電源平面噪聲傳統(tǒng)的抑制方法是使用那個(gè)耦合電容，對于去耦電容的使用已有很多研究，但電容大小、位置、以及個(gè)數(shù)基本還是基于經(jīng)驗(yàn)法則。去耦電容的理想位置為了研究去耦電容位置PDS的影響，我們用上述Pkg+PCB結(jié)構(gòu)，分別在Pkg和PCB上加去耦電容或兩者都加上去耦電容，通過量測
11、S21
12、來研究去耦電容的理想擺放位置。圖5去耦電容安裝在Pkg和PCB上如圖5所示，我們擺放電容的位置分三種情況，一是在Pkg上加52顆，二是在PCB上加63顆，三是在Pkg和PCB上同時(shí)各放置52和63顆，電容值大小為100nF,ESR、ESL分
13、別為0.04ohm、0.63nH。量測結(jié)果如圖6。圖6加去耦電容于不同位置的
14、S21
15、比較圖首先，把低頻到5Ghz分成三個(gè)階段，首先，開始低頻到500Mhz左右，不管在Pkg或PCB上加去耦電容，相比沒有加電容，都可以大大降低結(jié)構(gòu)阻抗，減少GBN干擾。第二，對于0.5Ghz～2Ghz，在Pkg上和同時(shí)在Pkg與PCB上加去耦電容，對噪聲抑制效果差不多。可是如果只在PCB上加電容，可以看到在800Mhz附近多了一個(gè)共振點(diǎn)，這比沒有加電容時(shí)更糟。所以我們只在PCB上加電容時(shí)要特別注意，可能加上電容后電源噪聲更嚴(yán)重。第三，
16、從2Ghz～5Ghz，三種加電容方式與沒加電容相比，效果并不明顯，因?yàn)榇穗A段超過了電容本身的共振頻率，由于電容ESL的影響，隨著頻率升高，耦合電容逐漸失去作用，對較高頻的噪聲失去抑制效果。去耦電容ESR的影響在Pkg結(jié)合PCB結(jié)構(gòu)上，放置12顆去耦電容，同時(shí)改變?nèi)ヱ铍娙莸腅SR，模擬結(jié)果如圖7所示?？梢园l(fā)現(xiàn)，當(dāng)ESR值越來越大，會將極點(diǎn)鏟平，同
