學(xué)士學(xué)位論文—-基于eda的數(shù)字時(shí)鐘設(shè)計(jì).doc

《學(xué)士學(xué)位論文—-基于eda的數(shù)字時(shí)鐘設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、四川工商學(xué)院EDA技術(shù)與SOPC基礎(chǔ)課程設(shè)計(jì)基于EDA的數(shù)字時(shí)鐘設(shè)計(jì)前言數(shù)字電子技術(shù)的迅速發(fā)展，使各種類型集成電路在數(shù)字系統(tǒng)、控制系統(tǒng)、信號(hào)處理等方面得到了廣泛的應(yīng)用。為了適應(yīng)現(xiàn)代電子技術(shù)的迅速發(fā)展需要，能夠較好的面向數(shù)字化和專用集成電路的新時(shí)代，數(shù)字電路綜合設(shè)計(jì)與制作數(shù)字鐘，可以讓我們了解數(shù)字時(shí)鐘的原理。在實(shí)驗(yàn)原理的指導(dǎo)下，培養(yǎng)了分析和設(shè)計(jì)電路的能力。并且學(xué)會(huì)檢查和排除故障，提高分析處理實(shí)驗(yàn)結(jié)果的能力。數(shù)字時(shí)鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置。與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更長的使用壽命，已

2、得到廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，一般是由振蕩器、分頻器、計(jì)數(shù)器、顯示器等幾部分組成。其中包括了組合邏輯電路和時(shí)序電路。數(shù)字鐘的設(shè)計(jì)方法有許多種，例如：可用中小規(guī)模集成電路組成電子鐘；也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘；還可以利用單片機(jī)來實(shí)現(xiàn)電子鐘等等。1課題介紹1.1功能說明設(shè)計(jì)一個(gè)能進(jìn)行時(shí)、分、秒計(jì)時(shí)的二四小時(shí)制的數(shù)字鐘，并且能夠復(fù)位，校時(shí)，校分，校秒。系統(tǒng)框圖如圖1-1所示：Clk_50Hz分頻5Hz和1KHz定時(shí)計(jì)時(shí)模塊校時(shí)校分校秒數(shù)碼管顯示圖1-1時(shí)鐘系統(tǒng)結(jié)構(gòu)圖12四川工

3、商學(xué)院EDA技術(shù)與SOPC基礎(chǔ)課程設(shè)計(jì)1.2功能介紹電子時(shí)鐘其實(shí)就是一個(gè)計(jì)時(shí)裝置，一般有復(fù)位，計(jì)時(shí)和校時(shí)功能。由于開發(fā)板上提供的時(shí)鐘晶振頻率為50MHz。如果直接將這個(gè)信號(hào)作為計(jì)數(shù)器的時(shí)鐘，那么計(jì)數(shù)器每累加1的時(shí)間間隔為20ns，因此需要分頻。又由于時(shí)鐘需要進(jìn)位，所以對(duì)計(jì)時(shí)模塊又要分時(shí)分秒來處理，最后就是如何實(shí)現(xiàn)數(shù)碼管顯示，一個(gè)數(shù)碼管只能顯示一個(gè)數(shù)字，就需要來點(diǎn)亮不同的數(shù)碼管，并且數(shù)字間要建立聯(lián)系。此設(shè)計(jì)問題可分為分頻、計(jì)時(shí)模塊和數(shù)碼管顯示三大部。1.3關(guān)于EDA和QuartusIIEDA是電子設(shè)計(jì)自動(dòng)化（ElectronicDesi

4、gnAutomation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。QuartusII是Altera公司的綜合性PLD/FPG

5、A開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。QuartusII提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片（電路）平面布局連線編輯。2設(shè)計(jì)方案整個(gè)電路有三大主體電路：1.分頻電路，2.時(shí)間控制電路，3，顯示時(shí)

6、鐘電路首先要有輸入脈沖，由于平臺(tái)提供了脈沖發(fā)生器，就省去了脈沖發(fā)生器的設(shè)計(jì)，這里我們只需要設(shè)計(jì)一個(gè)分頻器，得到我們需要的頻率。時(shí)鐘的計(jì)時(shí)范圍是00：00：00---23：59：59，顯示是通過分別把時(shí)分秒的個(gè)位和十位分開送入數(shù)碼管中來實(shí)現(xiàn)。當(dāng)需要按鍵調(diào)節(jié)時(shí)間時(shí)，按下對(duì)應(yīng)的按鍵進(jìn)行調(diào)時(shí)。電路圖如圖2-1;12四川工商學(xué)院EDA技術(shù)與SOPC基礎(chǔ)課程設(shè)計(jì)2-1總的電路圖3各子模塊設(shè)計(jì)原理3.1分頻模塊根據(jù)系統(tǒng)功能需求，此分頻模塊需要實(shí)現(xiàn)兩個(gè)信號(hào)的分頻輸出，一個(gè)是5Hz的信號(hào)通過5次疊加提供基準(zhǔn)時(shí)鐘，另一個(gè)用于數(shù)碼管動(dòng)態(tài)顯示掃描信號(hào)，頻率為

7、1KHz。分頻模塊如圖3-1：3-1分頻模塊原件圖3.2計(jì)時(shí)模塊3.2.1計(jì)時(shí)和調(diào)時(shí)該模塊主要是實(shí)現(xiàn)0-59和0-23的計(jì)數(shù)，并且實(shí)現(xiàn)秒向分進(jìn)位，分向時(shí)進(jìn)位。當(dāng)按下定時(shí)建后，時(shí)鐘顯示會(huì)暫停，再按調(diào)時(shí)按鍵時(shí)可以實(shí)現(xiàn)時(shí)分秒的調(diào)節(jié)，調(diào)后再按調(diào)時(shí)鍵，時(shí)鐘恢復(fù)走時(shí)，最后將計(jì)數(shù)結(jié)果的個(gè)位和十位分別輸出。時(shí)鐘模塊如圖3-2：12四川工商學(xué)院EDA技術(shù)與SOPC基礎(chǔ)課程設(shè)計(jì)3-2時(shí)鐘模塊原件圖3.2.2計(jì)時(shí)仿真計(jì)時(shí)電路模塊的仿真如圖3-3；3-3仿真圖3.3顯示模塊3.3.1數(shù)碼管數(shù)碼管工作原理，數(shù)碼管由七個(gè)條狀和一個(gè)點(diǎn)狀發(fā)光二極管管芯制成，稱為七段

8、數(shù)碼管。根據(jù)其結(jié)構(gòu)的不同，可分為共陽極數(shù)碼管和共陰極數(shù)碼管兩種。12四川工商學(xué)院EDA技術(shù)與SOPC基礎(chǔ)課程設(shè)計(jì)共陽共陰，是針對(duì)數(shù)碼管的公共腳而說的。典型的一位數(shù)碼管，一般有10個(gè)腳，8個(gè)段碼（7段加1個(gè)小數(shù)點(diǎn)），剩下兩