多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法

多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法

ID:12428495

大?。?24.50 KB

頁(yè)數(shù):10頁(yè)

時(shí)間:2018-07-17

多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法_第1頁(yè)
多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法_第2頁(yè)
多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法_第3頁(yè)
多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法_第4頁(yè)
多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法_第5頁(yè)
資源描述:

《多核架構(gòu)下實(shí)時(shí)ip流測(cè)量的硬件加速方法》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第12期祝超等:多核架構(gòu)下實(shí)時(shí)IP流測(cè)量的硬件加速方法·9·多核架構(gòu)下實(shí)時(shí)IP流測(cè)量的硬件加速方法祝超1,2,謝應(yīng)科1,王建東1,2,趙自力1,2,韓承德1(1.中國(guó)科學(xué)院計(jì)算技術(shù)研究所空間信息處理技術(shù)實(shí)驗(yàn)室,北京100190;2.中國(guó)科學(xué)院研究生院,北京100039)摘要:提出了一種多核架構(gòu)下實(shí)時(shí)IP流測(cè)量的硬件加速方法。FPGA以線速捕獲OC-192鏈路數(shù)據(jù)報(bào)文,并將數(shù)據(jù)記錄以IP流為單位均衡至多個(gè)處理器核對(duì)應(yīng)的親核緩存隊(duì)列中,利用流標(biāo)識(shí)的多級(jí)散列值檢測(cè)流表更新碰撞。實(shí)驗(yàn)表明,這種方法可以有效提高IP流的分析速度,在數(shù)據(jù)包長(zhǎng)75byte的情況下,能夠?qū)崟r(shí)線速處理OC-192速率的流量,

2、對(duì)高速骨干網(wǎng)多并發(fā)流下業(yè)務(wù)流的在線識(shí)別和分析具有重要意義。關(guān)鍵詞:計(jì)算機(jī)系統(tǒng)結(jié)構(gòu);網(wǎng)絡(luò)測(cè)量;硬件加速;IP流;多核架構(gòu);FPGA中圖分類號(hào):TP393文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1000-436X(2008)12-0001-09Hardware-acceleratedreal-timeIPflowmeasurementmethodformulti-corearchitectureZHUChao1,2,XIEYing-ke1,WANGJian-dong1,2,ZHAOZi-li1,2,HANCheng-de1(1.LaboratoryofSpatialInformationTechnology,

3、InstituteofComputingTechnology,ChineseAcademyofSciences,Beijing100190,China;2.GraduateUniversityofChineseAcademyofSciences,Beijing100039,China)Abstract:Ahardware-acceleratedreal-timeIPflowmeasurementmethodformulti-corearchitecturewasproposed.IPdatagramswerecapturedatwirespeedofOC-192linksbyFPGA.Da

4、tarecordswereloadbalancedtothecorrespondingcore-affinitivebufferqueuestoeachprocessorcoreatflowlevel.Multi-stagehashvalueswereusedtodetectcollisionwhenupdatingtheflowtable.ExperimentsshowthatthismethodcanaccelerateIPflowanalysiseffectively.Withtheinputof75bytespackets,thesystemisabletoprocessatwir

5、espeedofOC-192links.Thisisofgreatsignificancetotheonlinetrafficidentificationandanalysisofhighspeedbackboneswithlargenumberofconcurrentflows.Keywords:computerarchitecture;networkmeasurement;hardwareacceleration;IPflow;multi-corearchitecture;FPGA第12期祝超等:多核架構(gòu)下實(shí)時(shí)IP流測(cè)量的硬件加速方法·9·1引言收稿日期:2008-08-15;修回日期

6、:2008-11-10基金項(xiàng)目:國(guó)家重點(diǎn)基礎(chǔ)研究發(fā)展計(jì)劃(“973”計(jì)劃)基金資助項(xiàng)目(2007CB310702);國(guó)家高技術(shù)研究發(fā)展計(jì)劃(“863”計(jì)劃)基金資助項(xiàng)目(2007AA01Z467);中國(guó)科學(xué)院重大科研裝備研制基金資助項(xiàng)目(YZ200824)FoundationItems:TheNationalBasicResearchProgramofChina(973Program)(2007CB310702);TheNationalHighTechnologyResearchandDevelopmentProgramofChina(863Program)(2007AA01Z467);T

7、heMajorResearchEquipmentDevelopmentPlanofChineseAcademyofSciences(YZ200824)IP網(wǎng)絡(luò)的運(yùn)行、資源組織與業(yè)務(wù)行為特征的測(cè)量是網(wǎng)絡(luò)管理、優(yōu)化和控制的基礎(chǔ),也是新型網(wǎng)絡(luò)體系結(jié)構(gòu)研究的前提。電信級(jí)IP網(wǎng)絡(luò)需要實(shí)時(shí)獲悉網(wǎng)絡(luò)承載的關(guān)鍵業(yè)務(wù),并保障關(guān)鍵業(yè)務(wù)需要的網(wǎng)絡(luò)資源。隨著網(wǎng)絡(luò)技術(shù)的快速發(fā)展,鏈路速率趨向高速化,網(wǎng)絡(luò)業(yè)務(wù)趨向多樣化和復(fù)雜化,這對(duì)高速IP網(wǎng)絡(luò)在線

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。