拔河游戲機(jī)課程設(shè)計(jì)

《拔河游戲機(jī)課程設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、電子課程設(shè)計(jì)——拔河游戲機(jī)學(xué)院：專業(yè)班級：姓名：學(xué)號：指導(dǎo)老師：2011年12月一：設(shè)計(jì)任務(wù)與要求拔河游戲機(jī)用九個點(diǎn)評指示燈排成一行，開機(jī)后只有中間一個點(diǎn)亮，以此作為拔河的中心線，游戲雙方各持一個按鍵，迅速不斷按動的產(chǎn)生脈沖，誰按得快，亮點(diǎn)向誰的方向移動，每按一次，亮點(diǎn)移動一次。移動到任何一方終端指示燈亮，這一方就得勝，此時雙方按鍵均無作用，輸出保持，只有經(jīng)復(fù)位后才能點(diǎn)亮，恢復(fù)到中心線。最后，顯示器顯示優(yōu)勝者的盤數(shù)二：總體框圖甲組按鍵乙組按鍵整形電路加減計(jì)數(shù)器譯碼器顯示電路計(jì)數(shù)器（甲組優(yōu)勝盤數(shù)）計(jì)數(shù)器（乙組優(yōu)勝盤數(shù)）控制電路（1）整形電路：使甲，乙兩組按出的脈沖經(jīng)整形后形成一個占空比

2、較大的脈沖，這樣就減少了一計(jì)數(shù)時另一計(jì)數(shù)為低電平的情況，從而使每一次按鍵都有可能進(jìn)行有效的計(jì)數(shù)。（2）加減計(jì)數(shù)器：甲組按鍵按下時進(jìn)行加法計(jì)數(shù)，乙組按鍵按下時進(jìn)行減法計(jì)數(shù)，哪組按鍵快，計(jì)數(shù)器執(zhí)行哪組所對應(yīng)的計(jì)數(shù)。（3）譯碼器：將加減計(jì)數(shù)器輸出的二進(jìn)制數(shù)編譯為十進(jìn)制數(shù)，并控制顯示電路的顯示情況。（4）計(jì)數(shù)器：當(dāng)游戲結(jié)束時，計(jì)數(shù)器進(jìn)行計(jì)數(shù)。甲組勝出時，所對應(yīng)的甲組計(jì)數(shù)器加一，乙組計(jì)數(shù)器不計(jì)數(shù)，乙組同樣的道理。（5）顯示電路：顯示電路用電平顯示燈顯示甲乙雙方按鍵快慢的情況。設(shè)計(jì)思路：甲，乙雙方用按鍵的快慢來表示力量的大小，甲組按鍵快，則執(zhí)行加法計(jì)數(shù)，乙組按鍵快，則執(zhí)行減法計(jì)數(shù)。在游戲開始時，

3、可按復(fù)位鍵對加減計(jì)數(shù)器進(jìn)行置數(shù)，根據(jù)題目要求，可置數(shù)為0（這里采用74LS192芯片，為異步置數(shù)），再由譯碼器輸出送到顯示電路，此時位于中間的燈亮，當(dāng)比賽結(jié)束時，輸出返回使計(jì)數(shù)器停止計(jì)數(shù)，輸出保持。此時優(yōu)勝的一方所對應(yīng)的計(jì)數(shù)器加一，輸?shù)囊环剿鶎?yīng)的計(jì)數(shù)器不計(jì)數(shù)。三：選擇器件為使硬件試驗(yàn)?zāi)軌蛴行У倪M(jìn)行，這里我們選擇的器件都是數(shù)電實(shí)驗(yàn)器件接觸過的器件。（1）74LS192同步二進(jìn)制可逆計(jì)數(shù)器邏輯功能說明：74LS192為可預(yù)置的十進(jìn)制同步加/減計(jì)數(shù)器，具有異步清零和異步置數(shù)功能。當(dāng)清除端（MR）為高電平時，不管時鐘端（CPD、CPU）狀態(tài)如何，即可完成清除功能。當(dāng)置入控制端（PL）為低電

4、平時，不管時鐘CP的狀態(tài)如何，輸出端（Q0～Q3）即可預(yù)置成與數(shù)據(jù)輸入端（P0～P3）相一致的狀態(tài)。192的計(jì)數(shù)是同步的，靠CPD、CPU同時加在4個觸發(fā)器上而實(shí)現(xiàn)。在CPD、CPU上升作用下Q0～Q3同時變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。當(dāng)進(jìn)行加計(jì)數(shù)或減計(jì)數(shù)時可分別利用CPD或CPU，此時另一個時鐘應(yīng)為高電平。當(dāng)計(jì)數(shù)上溢出時，進(jìn)位輸出端（TCU）輸出一個低電平脈沖，其寬度為CPU低電平部分的低電平脈沖；當(dāng)計(jì)數(shù)下溢出時，錯位輸出端（TCD）輸出一個低電平脈沖，其寬度為CPD低電平部分的低電平脈沖。當(dāng)把TCD和TCU分別連接后一級的CPD、CPU，即可進(jìn)行級聯(lián)。以下是有關(guān)74

5、LS192芯片的一些基本圖示說明。74LS192管腳圖74LS192管腳說明：當(dāng)置入控制端（PL）為低電平時，不管時鐘CP的狀態(tài)如何，輸出端3，2，6，7即可預(yù)置成與數(shù)據(jù)輸入端15，1，10，9相一致的狀態(tài)。可當(dāng)成輸出端14為置零端；11為置數(shù)端。3，2，6，7為輸出端；14為置零端；5為加法計(jì)數(shù)端；4為減法計(jì)數(shù)端；12，13分別為進(jìn).借位端。74LS192邏輯符號圖74LS192邏輯功能表74LS192內(nèi)部原理圖（2）3線-8線74LS138譯碼器邏輯功能說明：輸入的3位二進(jìn)制代碼共有8種狀態(tài)，譯碼器將每個輸入代碼譯成對應(yīng)的一根輸出線上的高、低電平信號。圖（1）為3線-8線譯碼器7

6、4LS138的邏輯符號圖，其有3個附加的控制端G1、G2A和G2B。當(dāng)G1=1、G2A+G2B=0時，其附加門GS才輸出高電平（S=1），譯碼器處于工作狀態(tài)。否則譯碼被禁止，所有的輸出端被封鎖在高電平，這三個控制端也叫做“片選”輸入端，利用片選的作用可以將多片連接起來以擴(kuò)展譯碼圖（2）3線-8線譯碼器74LS138的邏輯符號圖，圖（3）為74LS138的內(nèi)部原理圖，表（1）為3線－8線譯碼器74LS138的功能表，由3線-8線譯碼器74LS138的功能表也可以看出，當(dāng)S1=0時，無論S2+S3等于0還是1，譯碼器都處于禁止?fàn)顟B(tài)，當(dāng)S1=1,S2+S3=0時，譯碼器處于工作狀態(tài)。74L

7、S138的邏輯符號圖圖（2）74LS138的邏輯框圖圖（3）74LS138的內(nèi)部原理圖表（1）3線－8線譯碼器74LS138的功能表輸入輸出S1S2+S3A0A1A0Y0Y1Y2Y3Y4Y5Y6Y70X11111111X100000000XX00001111XX00110011XX0101010111011111111110111111111101111111111011111111110111111111101111111111011111111110（