資源描述:
《基于pll芯片的fsk調(diào)制解調(diào)模塊電路設(shè)計_畢設(shè)論文.doc》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在學術(shù)論文-天天文庫。
1、摘要作為信道編碼器的FSK調(diào)制解調(diào)器在現(xiàn)代通信系統(tǒng)中有著重要的地位,而基于PLL進行FSK信號的調(diào)制解調(diào)又有著非常多的優(yōu)點,所以在實際應用中有著很大意義。本文介紹了一種基于鎖相環(huán)的頻移鍵控FSK信號調(diào)制解調(diào)電路的設(shè)計。在信號的收發(fā)兩端均采用鎖相環(huán)芯片CD4046。發(fā)送端采用鎖相環(huán)芯片實現(xiàn)了基帶信號的FSK調(diào)制,接收端采用CD4046芯片進行解調(diào),并采用了低通濾波電路和電壓比較器電路恢復出其基帶信號。在本文中同時還介紹了設(shè)計和調(diào)試的具體過程,思路,選用器件的原因以及所用器件的工作原理和在本次設(shè)計過程中實際的應用效
2、果,在本文最后也給出了本次設(shè)計的最終調(diào)試結(jié)果?;鶐盘柾ㄟ^以CD4046為核心的調(diào)制電路后成功的對基帶信號進行了調(diào)制。同時,調(diào)制信號通過同樣以CD4046為核心的帶有有源低通濾波電路和電壓比較電路的解調(diào)模塊后被成功的解調(diào)出來。該電路具有結(jié)構(gòu)簡單,工作可靠,誤碼率低,成本低廉,易于實現(xiàn)等優(yōu)點。通過對該電路的設(shè)計,可以加深對數(shù)字頻移鍵控的的調(diào)制與解調(diào)的理解,同時還可以更加深入的學習了鎖相環(huán)的原理和鎖相環(huán)的應用。關(guān)鍵詞:PLL;FSK;鎖相環(huán);頻移鍵控;調(diào)制解調(diào)ABSTRACTFSKmodems,achannelof
3、theencoder,hasanimportantpositioninmoderncommunicationsystem,andFSKdemodulationbasedonthesignalforPLLhavemanygreatadvantages,soithasagreatpracticalsignificance.ThispaperdescribesamethodofFSKmodem.Adoptingthecheapphase-lockedloopchipCD4046atboththesendingenda
4、ndthereceivingend.Thelowpassfiltercircuitandthevoltagecomperatorcircuitareusedtorecovertheirbasebandsignal.Thispaperalsointroducesthespecificprocess,ideasofthedesignandcommissioning,thereasonofthechooseddevice,theworkprincipleandactualapplicationeffectofthed
5、evicesusedinthedesignprocess.Atthelastofthepaper,finaltestresultsisalsogiven.BasebandsignalgothroughthemodulationcircuitwhosecoreisCD4046,wecanachievethesuccessofbasebandsignalsmodulation.Atthesametime,modulationsignalgothroughthemoduledemodulationpartwithal
6、owpassfiltercircuitandthevoltagecomparisoncircuit,itcanbedemodulatedoutsuccessfully.Thiskindofcircuithastheadvantageofsimplestructure,cheapcost,beingreliablework,lowbiterrorrateandtobeeasyrealizated.Bydesigningthecircuit,thebetterunderstandingofthedigitalfre
7、quencyshiftkeyingmodulationanddemodulationoftheunderstandingoftheway;moreindepthstudyoftheprincipleofphase-lockedloopandphase-lockedloopapplications.Keywords:PLL;FSK;phase-lockedloop;frequency-shiftkeying;modem畢業(yè)設(shè)計(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(論文),是我個
8、人在指導教師的指導下進行的研究工作及取得的成果。盡我所知,除文中特別加以標注和致謝的地方外,不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果,也不包含我為獲得及其它教育機構(gòu)的學位或?qū)W歷而使用過的材料。對本研究提供過幫助和做出過貢獻的個人或集體,均已在文中作了明確的說明并表示了謝意。作者簽名: 日 期: 指導教師簽名: 日 期: 使用