數(shù)字電子技術(shù)基礎(chǔ)習(xí)題冊

《數(shù)字電子技術(shù)基礎(chǔ)習(xí)題冊》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、邏輯代數(shù)及邏輯門填空1、與模擬信號相比，數(shù)字信號的特點(diǎn)是它的離散性。一個(gè)數(shù)字信號只有兩種取值分別表示為0和1。2、布爾代數(shù)中有三種最基本運(yùn)算：與、或和非，在此基礎(chǔ)上又派生出五種基本運(yùn)算，分別為與非、或非、異或、同或和與或非。3、與運(yùn)算的法則可概述為：有“0”出0，全“1”出1；類似地或運(yùn)算的法則為有”1”出”1”，全”0”出”0”。4、摩根定理表示為：=；=。5、指出下列各式中哪些是四變量ABCD的最小項(xiàng)。在最小項(xiàng)后的（）里填入mi，其它填×（i為最小項(xiàng)的序號）。(1)A+B+D(×);(2)(m7);(3)ABC(×)(4)AB(C+D)(×);(5)(×);(6)A+B+C

2、D(×);6、函數(shù)式F=AB+BC+CD寫成最小項(xiàng)之和的形式結(jié)果應(yīng)為(3,6,7,11,12,13,14,15),7、對邏輯運(yùn)算判斷下述說法是否正確，正確者在其后（）內(nèi)打?qū)μ?，反之打×。?）若X+Y=X+Z，則Y=Z；(×)（2）若XY=XZ，則Y=Z；(×)（3）若XY=XZ，則Y=Z；(√)【3-2】用代數(shù)法化簡下列各式(1)F1=(2)F2=(3)(4)【3-3】用卡諾圖化簡下列各式(1)(2)(3)(4)或16(5)(6)(7)(8)(9)(10)F10=【3-4】用卡諾圖化簡下列各式(1)P1(A,B,C)=(2)P2(A,B,C,D)=(3)P3(A,B,C,D)

3、=(4)P4(A,B,C,D)=【3-5】用卡諾圖化簡下列帶有約束條件的邏輯函數(shù)（1）(2)P2(A,B,C,D)=(3)P3=AB+AC=0(4)P4=（ABCD為互相排斥的一組變量，即在任何情況下它們之中不可能兩個(gè)同時(shí)為1）【3-6】已知:Y1=Y2=用卡諾圖分別求出，，。解：先畫出Y1和Y2的卡諾圖，根據(jù)與、或和異或運(yùn)算規(guī)則直接畫出，，的卡諾圖，再化簡得到它們的邏輯表達(dá)式：16===集成門電路【4-1】填空1．在數(shù)字電路中，穩(wěn)態(tài)時(shí)三極管一般工作在開關(guān)（放大，開關(guān)）狀態(tài)。在圖4.1中，若UI<0，則晶體管截止（截止，飽和），此時(shí)UO=3.7V（5V，3.7V，2.3V）；欲

4、使晶體管處于飽和狀態(tài)，UI需滿足的條件為b（a.UI>0；b.；c.）。在電路中其他參數(shù)不變的條件下，僅Rb減小時(shí)，晶體管的飽和程度加深（減輕，加深，不變）；僅Rc減小時(shí)，飽和程度減輕（減輕，加深，不變）。圖中C的作用是加速（去耦，加速，隔直）。圖4.1圖4.22．由TTL門組成的電路如圖4.2所示，已知它們的輸入短路電流為IS＝1.6mA，高電平輸入漏電流IR＝40μA。試問：當(dāng)A=B=1時(shí)，G1的灌（拉，灌）電流為3.2mA；A=0時(shí)，G1的拉（拉，灌）電流為。3．圖4.3中示出了某門電路的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平UOH=3V；輸出低電平UOL=0.3V

5、；輸入短路電流IS=1.4mA；高電平輸入漏電流IR=0.02mA；閾值電平UT=1.5V；開門電平UON=1.5V；關(guān)門電平UOFF=1.5V；低電平噪聲容限UNL=1.2V；高電平噪聲容限UNH=1.5V；最大灌電流IOLMax=15mA；扇出系數(shù)No=10。圖4.3164．TTL門電路輸入端懸空時(shí)，應(yīng)視為高電平（高電平，低電平，不定）；此時(shí)如用萬用表測量輸入端的電壓，讀數(shù)約為1.4V（3.5V，0V，1.4V）。5．集電極開路門（OC門）在使用時(shí)須在輸出與電源（輸出與地，輸出與輸入，輸出與電源）之間接一電阻。6．CMOS門電路的特點(diǎn)：靜態(tài)功耗極低（很大，極低）；而動態(tài)功耗

6、隨著工作頻率的提高而增加（增加，減小，不變）；輸入電阻很大（很大，很?。?；噪聲容限高（高，低，等）于TTL門【4-2】電路如圖4.4(a)～(f)所示，試寫出其邏輯函數(shù)的表達(dá)式。圖4.4解：(a)(b)(c)(d)(e)(f)【4-3】圖4.5中各電路中凡是能實(shí)現(xiàn)非功能的要打?qū)μ枺駝t打×。圖(a)為TTL門電路，圖(b)為CMOS門電路。解：(a)16(b)圖4.5【4-4】要實(shí)現(xiàn)圖4.6中各TTL門電路輸出端所示的邏輯關(guān)系各門電路的接法是否正確？如不正確，請予更正。解：圖4.6【4-5】TTL三態(tài)門電路如圖4.7(a)所示，在圖(b)所示輸入波形的情況下，畫出F端的波形。1

7、6(a)(b)圖4.7解：當(dāng)時(shí)，；當(dāng)時(shí)，。于是，邏輯表達(dá)式F的波形見解圖所示。【4-6】圖4.8所示電路中G1為TTL三態(tài)門，G2為TTL與非門，萬用表的內(nèi)阻20kΩ/V，量程5V。當(dāng)C=1或C=0以及S通或斷等不同情況下，UO1和UO2的電位各是多少？請?zhí)钊氡碇?，如果G2的懸空的輸入端改接至0.3V，上述結(jié)果將有何變化？圖4.8解：CS通S斷11UO1=1.4VUO2=0.3VUO1=0VUO2=0.3V00UO1=3.6VUO2=0.3VUO1=3.6VUO2=0.3V若G2的懸空的輸入