畢設(shè)論文 于基fpga的串口設(shè)計(jì) .doc

《畢設(shè)論文 于基fpga的串口設(shè)計(jì) .doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、目錄目錄前言11引言11.1課題來(lái)源11.2課題研究的研究背景11.3國(guó)內(nèi)外的發(fā)展現(xiàn)狀、發(fā)展趨勢(shì)及存在的主要問(wèn)題21.4課題研究的指導(dǎo)思想與技術(shù)路線31.5基于FPGA串口設(shè)計(jì)的技術(shù)要求42UART原理介紹52.1UART結(jié)構(gòu)和工作原理53方案選擇63.1設(shè)計(jì)語(yǔ)言的選擇63.2電平轉(zhuǎn)換方式的選擇73.3FPGA核心芯片的選擇74系統(tǒng)硬件設(shè)計(jì)94.1器件芯片介紹94.2系統(tǒng)硬件框圖144.3主要組成電路分析144.4總電路圖設(shè)計(jì)175系統(tǒng)軟件設(shè)計(jì)175.1主程序流程圖175.2中斷子程序流程圖195.3DDS控制軟件設(shè)計(jì)195.4AD7886軟件驅(qū)動(dòng)設(shè)計(jì)205.5系統(tǒng)源

2、程序216制作位移測(cè)量裝置的步驟217總結(jié)22參考文獻(xiàn)23致謝24附錄125附錄226附錄327前言前言隨著FPGA/CPLD器件在控制領(lǐng)域的廣泛使用，開發(fā)嵌于FPGA/CPLD器件內(nèi)部的通用異步收發(fā)器，以實(shí)現(xiàn)FPGA/CPLD開發(fā)系統(tǒng)與PC機(jī)之間的數(shù)據(jù)通信是很有實(shí)際意義的。FPGA/CPLD器件與單片機(jī)、ARM等器件不同，內(nèi)部沒(méi)有集成UART，因此要實(shí)現(xiàn)串行通信，必須要獨(dú)立開發(fā)UART模塊。本設(shè)計(jì)對(duì)于深入理解串口的工作原理和理解FPGA的工作流程具有啟示意義，并通過(guò)設(shè)計(jì)的過(guò)程FPGA的應(yīng)用能力和系統(tǒng)綜合設(shè)計(jì)能力將得到加強(qiáng)。1引言1.1課題來(lái)源結(jié)合科研1.2課題研究的

3、研究背景當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬(wàn)門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可

4、編程邏輯器件(CPLD)。通用異步收發(fā)器(UniversalAsynchronousReceiver/Transmitter）,簡(jiǎn)稱為UART)由于具有數(shù)據(jù)通信時(shí)需要的連線少,具有相關(guān)工業(yè)標(biāo)準(zhǔn)提供的標(biāo)準(zhǔn)的接口電平規(guī)范等優(yōu)點(diǎn),在工業(yè)控制領(lǐng)域被廣泛采用.近年來(lái),隨著FPGA/CPLD器件在控制領(lǐng)域的廣泛使用,開發(fā)嵌于FPGA/CPLD器件內(nèi)部的通用異步收發(fā)器,以實(shí)現(xiàn)FPGA/CPLD開發(fā)系統(tǒng)與PC機(jī)之間的數(shù)據(jù)通信引起了FPGA/CPLD領(lǐng)域研究人員的關(guān)注.為此,本設(shè)計(jì)基于FPGA器件設(shè)計(jì)了符合RS-232標(biāo)準(zhǔn)的UART,便于實(shí)現(xiàn)FPGA/CPLD開發(fā)系統(tǒng)與PC機(jī)之間的串口

5、數(shù)據(jù)交換。第35頁(yè)（共37頁(yè)）前言1.3國(guó)內(nèi)外的發(fā)展現(xiàn)狀、發(fā)展趨勢(shì)及存在的主要問(wèn)題?通用異步收發(fā)器(UniversalAsychronousReceiverTransmitter，UART)是雷達(dá)中常用的器件類型，多用于全機(jī)監(jiān)測(cè)、指令發(fā)送接收、狀態(tài)傳遞、鍵盤顯示操作以及控制等等。由于許多大的器件供應(yīng)商不再生產(chǎn)此類軍品級(jí)產(chǎn)品，因此，就必須另尋途徑解決其在雷達(dá)中的應(yīng)用問(wèn)題。利用可編程器件實(shí)現(xiàn)UART功能模塊，既可以滿足產(chǎn)品類別的需求又可以在使用中根據(jù)實(shí)際情況增減配置，是我們?cè)谠O(shè)計(jì)中值得考慮的一種方法。在嵌入式系統(tǒng)中，嵌入式CPU往往要通過(guò)各種串行數(shù)據(jù)總線與“外界”進(jìn)行通信

6、。在應(yīng)用中，異步的串行數(shù)據(jù)通信用得較多，而通用異步收發(fā)器在其中扮演著重要角色：完成數(shù)據(jù)的串并轉(zhuǎn)換，即把并行數(shù)據(jù)按照通信波特率轉(zhuǎn)化為通信協(xié)議中規(guī)定的串行數(shù)據(jù)流，也可從串行數(shù)據(jù)流中取出有用數(shù)據(jù)轉(zhuǎn)變?yōu)椴⑿袛?shù)據(jù)。FPGA是英文FieldProgrammableGateArray的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個(gè)新概念

7、，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主要有：1）采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。??第35頁(yè)（共37