基于fpga 的圖像光纖傳輸系統(tǒng)設(shè)計(jì)

《基于fpga 的圖像光纖傳輸系統(tǒng)設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、基于FPGA的圖像光纖傳輸系統(tǒng)設(shè)計(jì)董林粒郭大江（1.2成都理工大學(xué)信息科學(xué)與技術(shù)學(xué)院，成都610059）摘要：提出一種基于FPGA和光纖的圖像傳輸系統(tǒng)，闡述使用Lattice公司的FPGA和SDRAM構(gòu)建圖像緩存模塊以及使用其內(nèi)嵌的高速串口（SERDES）代替?zhèn)鹘y(tǒng)的串并轉(zhuǎn)化器來(lái)完成圖像光纖傳輸?shù)姆椒?。著重介紹系統(tǒng)的硬件設(shè)計(jì)和基于的FGPA的相關(guān)實(shí)現(xiàn)技術(shù)。關(guān)鍵詞：FPGA，光纖傳輸系統(tǒng)，高速串口，圖像緩存，DDR2SDRAMAbstract:ThispaperpresentanimagetransmissionsystembasedonFPGAandopticalfibe

2、r,introducestheuseofLattice’sFPGAandSDRAMtoconstructimagecachemoduleandtheuseoftheSERDESembeddedinFPGAtakeplaceofthetraditionalmethodsofSERDEStocompleteimagetransmission.Focusesonthesystem’shardwarearchitecturedesignandimageprocessingtechnologybasedonFPGA.Keywords:FPGA，Opticalfibertransm

3、issionsystem，SERDES，ImageCache，DDR2SDRAM0引言DVI傳輸是將數(shù)字信號(hào)直接傳送到顯示設(shè)備上，因此它的速度較快，信號(hào)衰減較小，圖像比較清晰的特點(diǎn)。但是進(jìn)行遠(yuǎn)距離圖像傳輸時(shí)，由于DVI信號(hào)衰減較大，影響圖像傳輸質(zhì)量。光纖傳輸具有損耗低、抗干擾性強(qiáng)、帶寬高、傳輸距離遠(yuǎn)等特點(diǎn)，現(xiàn)在應(yīng)用越來(lái)越廣泛。本系統(tǒng)將DVI的圖像數(shù)據(jù)轉(zhuǎn)換成光信號(hào)后，通過(guò)光纖進(jìn)行遠(yuǎn)距離傳輸，這樣可以及避免DVI信號(hào)傳輸?shù)娜秉c(diǎn)。隨著半導(dǎo)體工藝的快速發(fā)展，一些主流的FPGA芯片在邏輯資源、性能、速度以及可靠性方面都在不斷地提高，尤其芯片內(nèi)嵌各種硬核與軟核模塊可以使FPGA的邏

4、輯設(shè)計(jì)更加快捷方便。1系統(tǒng)介紹本系統(tǒng)包含圖像光纖發(fā)送和圖像光纖接收兩部分，見(jiàn)圖1所示。DVI接口DVI解碼FPGASDRAMSERDESFPGASERDESDVI接口DVI編碼SDRAMSDRAMSDRAM光纖發(fā)送塊光纖接收模塊光纖接口光纖接口圖1：圖像光纖傳輸器系統(tǒng)框圖整個(gè)光纖傳輸系統(tǒng)的工作流程：在發(fā)送端，前端DVI解碼部分將DVI信號(hào)解碼成YUV或者RGB格式的并行數(shù)據(jù)流后送至FPGA，F(xiàn)PGA與片外的SDRAM完成圖像數(shù)據(jù)緩存，并且FPGA內(nèi)嵌的高速串口（SERDES）將緩存數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換形成高速串行數(shù)據(jù)，然后將數(shù)據(jù)發(fā)送出去，光纖模塊接收到數(shù)據(jù)后，將電信號(hào)轉(zhuǎn)化成

5、光信號(hào)通過(guò)光纖傳輸。在接收端，工作流程與發(fā)送端相反，先是光纖模塊將光信號(hào)轉(zhuǎn)化成電信號(hào)后送給FPGA，F(xiàn)PGA內(nèi)嵌的SERDES模塊將高速串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換后送給圖像緩存模塊，然后DVI編碼模塊對(duì)圖像緩存模塊中的數(shù)據(jù)完成DVI信號(hào)編碼。2系統(tǒng)設(shè)計(jì)整個(gè)圖像光纖傳輸系統(tǒng)設(shè)計(jì)的關(guān)鍵在于FPGA硬件設(shè)計(jì)、圖像緩存部分設(shè)計(jì)、串并轉(zhuǎn)換邏輯、光纖模塊設(shè)計(jì)和FIFO控制設(shè)計(jì)，由于DVI解碼模塊和編碼模塊比較成熟，限于篇幅原因不在本文討論之列。2.1FPGA硬件設(shè)計(jì)如圖1所示，F(xiàn)PGA作為系統(tǒng)的核心部件，主要完成數(shù)據(jù)的串并轉(zhuǎn)換、數(shù)據(jù)緩存以及編解碼邏輯控制等功能，其核心任務(wù)是3G-SDI接

6、口設(shè)計(jì)和基于雙端口存儲(chǔ)器（EmbeddedBlockRAM）的FIFO設(shè)計(jì)。系統(tǒng)考慮到邏輯資源容量、I/O接口、以及與SDRAM連接High-speedI/O資源等情況后，選用Lattice公司ECP3-35-484，該器件具有33K的LUTs（邏輯單元）、295個(gè)可配置IO引腳、豐富的PLL和DLL資源、支持SDRAM的High-SpeedIO接口、以具有4個(gè)通道的EmbeddedSERDES，滿(mǎn)足系統(tǒng)需求。Lattice公司ECP3系列FPGA內(nèi)嵌的SERDES模塊是一種高速串行收發(fā)器,支持高達(dá)3.125G/s的3G-SDI信號(hào)傳輸、支持8B/10B線(xiàn)路編解碼、串并

7、轉(zhuǎn)換、行提取與插入、視頻成幀和時(shí)序提取、CRC編解碼等功能。同時(shí)可以與光纖模塊進(jìn)行無(wú)縫連接，從而簡(jiǎn)化設(shè)計(jì)。SERDES可以通過(guò)Lattice的ispLEVER軟件中的IPexpress工具來(lái)生成。物理層上推薦采用3G-SDI協(xié)議，生成后的IPcore可以方便地通過(guò)例化語(yǔ)句來(lái)調(diào)用。2.2圖像緩存模塊設(shè)計(jì)系統(tǒng)進(jìn)行圖像傳輸時(shí)，需要進(jìn)行圖像緩存。圖2為系統(tǒng)的圖像緩存模塊原理圖，其中DDR2SDRAM為外部存儲(chǔ)器；SDRAMController是FPGA生成的外部DDR2SDRAM的控制器；FIFO_A和FIFO_B構(gòu)成圖像輸入FIFO，F(xiàn)IFO_