資源描述：
《畢業(yè)設(shè)計-基于hyperlynx 的pcb 電路信號串?dāng)_分析與仿真》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、畢業(yè)設(shè)計（論文）題目基于Hyperlynx的PCB電路信號串?dāng)_分析與仿真專業(yè)電子信息科學(xué)與技術(shù)指導(dǎo)單位通信與信息工程學(xué)院日期：年月日至年月日畢業(yè)設(shè)計（論文）原創(chuàng)性聲明本人鄭重聲明：所提交的畢業(yè)設(shè)計（論文），是本人在導(dǎo)師指導(dǎo)下，獨立進行研究工作所取得的成果。除文中已注明引用的內(nèi)容外，本畢業(yè)設(shè)計（論文）不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對本研究做出過重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明并表示了謝意。論文作者簽名：日期：年月日摘要 在PCB電路板設(shè)計的過程中，串?dāng)_是一個普遍存在不可規(guī)
2、避的信號完整性問題。本文剖析了電路信號中串?dāng)_產(chǎn)生的原因，并且利用MentorPADS的仿真分析軟件HperLynx進行仿真，對造成信號串?dāng)_的多種因素進行比較分析。為達(dá)到仿真結(jié)果更接近實際,文中采用了三線并行系統(tǒng)對串?dāng)_進行全面的分析。根據(jù)仿真軟件得出的仿真結(jié)果，結(jié)合實際，提出了減少串?dāng)_的有效措施。關(guān)鍵字：串?dāng)_；PCB；HyperLynx;信號完整性ABSTRACTInPCBdesign'sprocess,crosstalkisawidespreadandinevitableproblemofsignalin
3、tegrity.Thispaperwillanalyzewhatcausescrosstalkinthecircuitofsignal,makeuseofthesimulationanalysissoftwareHyperLynxPADStosimulation,andhaveacomparisonandanalysisonavarietyoffactorswhichcausescrosstalk.Toachievetheobjectivethatthesimulationresultsaremorecl
4、osetothereal,thispaperadoptsthree-lineparallelsystemtocarryingthecomprehensiveanalysisoncrosstalk.Accordingtothesimulationresultsobtainedbythesimulationsoftware,andcombiningwithactual,thispaperwillputforwardtheeffectivemeasurestoreducecrosstalk.Keywords：c
5、rosstalk；PCB；HyperLynx；SignalIntegrity目錄第一章引言1第二章串?dāng)_的產(chǎn)生22.1串?dāng)_的定義22.2互容與串?dāng)_的關(guān)系32.3互感與串?dāng)_的關(guān)系32.4串?dāng)_的變化趨勢4第三章串?dāng)_導(dǎo)致的影響53.1串?dāng)_引起的誤觸發(fā)53.2串?dāng)_引起的時序延遲5第四章基于Hyperlynx的仿真分析74.1導(dǎo)線之間的距離與串?dāng)_的關(guān)系84.2端接技術(shù)與串?dāng)_的關(guān)系94.3電流流向與串?dāng)_的關(guān)系134.4信號線布線所在層對串?dāng)_的影響144.5耦合域長度對串?dāng)_的影響154.6介質(zhì)層厚度對串?dāng)_的影響174.7
6、器件信號變化速率對串?dāng)_的影響194.8有無保護線路對串?dāng)_的影響214.9HyperLynx后仿真在串?dāng)_分析中的應(yīng)用23第五章串?dāng)_最小化措施總結(jié)25結(jié)束語26致謝27參考文獻(xiàn)28附錄A29附錄B31南京郵電大學(xué)2007屆本科生畢業(yè)論文第一章引言隨著系統(tǒng)時鐘頻率的提高、電路板尺寸變小、布線密度加大及信號跳變沿不斷縮短,信號完整性問題日益突出。因為它直接影響到系統(tǒng)性能,所以信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。信號串?dāng)_是高速設(shè)計所面臨的信號完整性問題中的一個重要內(nèi)容,串?dāng)_是造成電路功能錯誤的一
7、個主要原因。如果能在驗證時發(fā)現(xiàn)串?dāng)_引起的錯誤,可以通過重新布線或重新設(shè)計加以去除。然而,重復(fù)設(shè)計在許多情況下是被禁止的,因為這意味著成本的提高,研發(fā)周期的增加。仿真已成為高速信號設(shè)計的必要手段。根據(jù)仿真結(jié)果,獲得最佳解決方案,以達(dá)到設(shè)計目標(biāo)。HyperLynx兼容Mentor/Cadence/Zuken/Protel等所有格式的PCB設(shè)計文件。為高速PCB仿真提供了簡便易學(xué)的操作流程，就像實驗室里的數(shù)字示波器與頻譜分析儀；原理圖工程師、PCB工程師，或信號完整性工程師經(jīng)過短期的培訓(xùn)，即可使用HyperLy
8、nx解決各自工作中的問題，從設(shè)計初期的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)規(guī)劃、阻抗設(shè)計、高速規(guī)則定義與優(yōu)化，直到最終的板級驗證等工作均可在HyperLynx中完成，可以有效地避免過度設(shè)計與設(shè)計反復(fù)。LineSim和BoardSim均支持串?dāng)_分析功能。在前仿真階段運行串?dāng)_分析，可以幫助設(shè)計者優(yōu)化間距、耦合長度等布線規(guī)則，解決布線時信號間的互感互容耦合問題；串?dāng)_分析功能還可以用來設(shè)計差分對的阻抗，根據(jù)設(shè)計者對差分阻抗的要求，計算出合適的差分對間距、線寬
