隔離技術(shù)-sti與locos的區(qū)別

《隔離技術(shù)-sti與locos的區(qū)別》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、隔離技術(shù)簡介一、隔離的目的：完整的電路是由分離的器件通過特定的電學(xué)通路連接起來的，因此在集成電路制造中必須能夠把器件隔離開來，這些器件隨后還要能夠互連以形成所需要的特定的電路結(jié)構(gòu)。隔離不好會造成漏電、擊穿低、閂鎖效應(yīng)等。因此隔離技術(shù)是集成電路制造中一項關(guān)鍵技術(shù)。?二、隔離技術(shù)的要求隔離區(qū)域的面積盡量要小表面盡量平坦，臺階要小制造過程中不增加缺陷（柵氧完整性，二極管漏電）器件特性不變（短溝道效應(yīng)）工藝復(fù)雜度盡量要小，并和先前以及未來的工藝兼容。?三、常見的隔離工藝技術(shù)結(jié)隔離（多用在雙極）局部硅氧化隔離LOCOS（全稱是：LOCalOxidationofSilicon）（多用在亞微米

2、以前的工藝）基于LOCOS的技術(shù)，如PBL（Polybuffered?LOCOS)、PELOX等。溝槽隔離（trench&refill），淺溝槽隔離（STI）?四、LOCOS隔離：1）LOCOS0.5微米以上的MOS工藝器件之間的場氧隔離一般采用LOCOS結(jié)構(gòu)，它具有制作簡單的特點，在3~0.6μm的工藝中被廣泛采用，缺點是隔離區(qū)會形成鳥嘴，減小了有源區(qū)的有效長度。LOCOS結(jié)構(gòu)的制作過程是利用SiN薄膜掩蔽氧化層的特點，先在器件的有源區(qū)覆蓋一層SiN，接著在暴露的隔離區(qū)場區(qū)通過濕氧氧化生長一層較厚的氧化層，最后去除SiN層，形成有源區(qū)，在有源區(qū)中制作器件。LOCOS的工藝流程示

3、意圖如下：鳥嘴的尺寸可以通過增加氮化硅厚度和減少有源區(qū)氧化層厚度的方法來減小，但是這樣做會增加應(yīng)力，導(dǎo)致缺陷增加。從器件的角度分析，鳥嘴的存在具有兩個重要的影響：（1）氧化層侵蝕導(dǎo)致器件的有效寬度減小，從而減小了晶體管的驅(qū)動電流。（2）場氧化導(dǎo)致場注入劑擴(kuò)散到有效區(qū)域的邊緣。鳥嘴的SEM示意圖LOCOS的其他缺點還包括白帶效應(yīng)和Kooi氮化效應(yīng)。白帶效應(yīng)是指在氮化物的邊緣下，硅表面上形成氮氧化合物的情況。白帶效應(yīng)是由Si3N4與周圍高溫高濕環(huán)境相互作用而引起的，二者相互作用的結(jié)果是生成NH3并擴(kuò)散到Si/SiO2表面。這些氮化物在有源區(qū)周圍呈現(xiàn)為白色的條帶狀，這會使后面形成的有源

4、區(qū)中熱氧化層擊穿電壓的下降。場氧減薄效應(yīng)是指隨著線寬的較小，隔離的區(qū)域也越來越小，沒有足夠的面積來使硅充分氧化，所以就造成場氧減薄。線寬越小，這種效應(yīng)越明顯。2）改進(jìn)的LOCOS結(jié)構(gòu)：隨著器件尺寸的縮小，溝道長度進(jìn)一步縮小，LOCOS結(jié)構(gòu)所帶來的影響了有源區(qū)長度，為了減小鳥嘴，出現(xiàn)了改進(jìn)的LOCOS結(jié)構(gòu)，PBL和PELOX結(jié)構(gòu)。PBL（polybufferLOCOS多晶襯墊LOCOS）結(jié)構(gòu)是在掩蔽氧化層的SiN和襯底SiO2之間加入一層薄多晶，這樣減小了場氧生長時SiN薄膜的應(yīng)力，也減小了鳥嘴。PELOX（polyencapsulatedLocolOxidation多晶鑲嵌LOC

5、OS）結(jié)構(gòu)是在SiN層的頂部和側(cè)部嵌如多晶或非晶薄膜，然后在生長場氧，它同樣能減小鳥嘴。上述2種結(jié)構(gòu)增加了工藝的復(fù)雜性，一般用于0.5~0.35μm的工藝中。（1）PBL隔離PBL結(jié)構(gòu)示意圖?PBL工藝的特點??????????在有源區(qū)氧化層和氮化硅之間的非晶層釋放了部分應(yīng)力??????????使用非晶，而不是多晶的原因是因為這樣做Qbd結(jié)果更好。??????????鳥嘴更小的代價是1）工藝的復(fù)雜性增加2）埋層場氧更少了3）腐蝕的難度增大PBL隔離技術(shù)，可以成功的運用在亞微米線寬的工藝上。（2）PELOX隔離PELOX隔離工藝流程此工藝可以延伸到0.18μm，但是由于場氧減薄的效

6、應(yīng)，無法繼續(xù)向更深亞微米工藝延伸。3）STI隔離：隨著器件向深亞微米發(fā)展，改進(jìn)的LOCOS結(jié)構(gòu)仍有應(yīng)力和鳥嘴問題，并存在場氧減薄效應(yīng)，于是出現(xiàn)了STI（shallowtrenchisolation淺溝槽隔離）隔離技術(shù)，在0.25μm及以下技術(shù)節(jié)點中，STI隔離技術(shù)被廣泛采用。STI隔離技術(shù)的基本流程先淀積氮化硅，然后在隔離區(qū)腐蝕出一定深度的溝槽，再進(jìn)行側(cè)墻氧化，用CVD法在溝槽中淀積SiO2，最后通過CMP法平坦化，形成溝槽隔離區(qū)和有源區(qū)。STI隔離的工藝流程和LOCOS隔離技術(shù)相比，STI隔離技術(shù)具有如下優(yōu)點：更有效的器件隔離的需要，尤其是對于DRAM器件而言；對晶體管隔離而言

7、，表面積顯著減小；超強(qiáng)的閂鎖保護(hù)能力；對溝道沒有侵蝕；與CMP技術(shù)兼容；有源區(qū)傾斜角度非常??；線寬減小后仍然可以使用；表面非常平坦，有利于下一步工藝的加工。它的缺點主要是工藝成本更貴，更復(fù)雜。但是和它的優(yōu)點相比，成本的增加是可以接受的。因此，在0.25μm及以下的工藝，都使用STI隔離。