資源描述:
《基于dsp的實(shí)時(shí)圖像處理系統(tǒng)new》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、基于DSP的實(shí)時(shí)圖像處理系統(tǒng)6基于DSP的實(shí)時(shí)圖像處理系統(tǒng)摘要:以DSPTMS320C6416為核心處理器,設(shè)計(jì)了一種通用的MPEG-4實(shí)時(shí)圖象處理系統(tǒng)。文中對(duì)系統(tǒng)的硬件系統(tǒng)及軟件設(shè)計(jì)進(jìn)行了詳細(xì)的介紹。其中視頻采集、運(yùn)動(dòng)估計(jì)算法和軟件的優(yōu)化是保證本系統(tǒng)高效工作的關(guān)鍵部分,因此,本文對(duì)其進(jìn)行了重點(diǎn)討論,提出了相應(yīng)的解決方法。實(shí)驗(yàn)表明,該系統(tǒng)可以滿足當(dāng)前的遠(yuǎn)程監(jiān)控、電視電話、會(huì)議電視、道路交通管理等諸多視頻/圖象處理與傳輸領(lǐng)域應(yīng)用的需求。關(guān)鍵詞:TMS320C6416,MPEG-4,實(shí)時(shí)圖象處理,圖象處理,運(yùn)動(dòng)估計(jì),軟件優(yōu)化6引言本文設(shè)計(jì)了基于TMS320C6000系列DSP的MPEG
2、-4編碼器。將攝像頭獲取的圖像以MPEG-4標(biāo)準(zhǔn)進(jìn)行實(shí)時(shí)壓縮并通過VGA實(shí)時(shí)顯示,同時(shí)把壓縮好的數(shù)據(jù)通過PCI總線傳輸給ARM控制器,經(jīng)由ARM根據(jù)實(shí)際的需要進(jìn)行視頻數(shù)據(jù)的網(wǎng)絡(luò)傳輸。MPEG-4是一種開放性標(biāo)準(zhǔn),其中許多部分都沒有規(guī)定,可以加入一些新的算法,因此采用通用DSP能夠隨時(shí)更新算法、優(yōu)化算法,使得編碼效率更高。由于MPEG-4編碼算法復(fù)雜,需要存儲(chǔ)的數(shù)據(jù)量大,無論是存儲(chǔ)空間分配、數(shù)據(jù)傳輸還是運(yùn)算速度對(duì)DSP來說都是挑戰(zhàn)。C6000系列DSP是TI公司生產(chǎn)的高檔DSP。這一系列DSP都是基VelociTITM構(gòu)架的VLIWDSP,它在每個(gè)周期可以執(zhí)行八條32bit的指令,具
3、有高達(dá)200MHZ的CPU,從而使得其運(yùn)算能力達(dá)到1600MIPS。而6416在600MHz主頻下,只利用50%的運(yùn)算能力就可以同時(shí)進(jìn)行單通道MPEG-4視頻編碼、單通道MPEG-4視頻解碼和單通道MPEG-2視頻編碼的處理。同時(shí)其對(duì)外接口靈活、開發(fā)工具齊全,被大多數(shù)嵌入式圖像實(shí)時(shí)壓縮系統(tǒng)所采用。因此本系統(tǒng)采用TI公司TMS320C6416芯片為核心處理器。1.TMS320C6416的結(jié)構(gòu)及特點(diǎn)DSP的CPU結(jié)構(gòu)如圖1所示,它具有兩個(gè)通道,每個(gè)通道具有4個(gè)功能單元(1個(gè)乘法器和3個(gè)算術(shù)邏輯單元),16個(gè)32位通用寄存器,每個(gè)通道的功能單元可以隨意訪問本通道的寄存器。CPU還有兩個(gè)交
4、叉單元,通過它們,一個(gè)通道的功能單元可以訪問另一個(gè)通道的寄存器。另外,CPU還具有256bit寬的數(shù)據(jù)和程序通道,可以使程序存儲(chǔ)器在每個(gè)時(shí)鐘周期提供8條并行執(zhí)行指令。這種CPU結(jié)構(gòu)是DSP具有VLIW結(jié)構(gòu)的最基本條件。此DSP的存儲(chǔ)空間映射為內(nèi)部存儲(chǔ)器、內(nèi)部外設(shè)及擴(kuò)展存儲(chǔ)器。其中內(nèi)部存儲(chǔ)器由64KB內(nèi)部程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器構(gòu)成,內(nèi)部程序存儲(chǔ)器可以映射到CPU地址空間或者作為Cache操作。內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器均可通過CPU、DMA或HPI(HostInterface)方式訪問,HPI接口使上位機(jī)可以訪問DSP的存儲(chǔ)空間。6圖1C6000系列DSP的CPU結(jié)構(gòu)2.系統(tǒng)硬件設(shè)計(jì)本系統(tǒng)
5、主要分為三部分,分別是視頻采集模塊、視頻的MPEG-4編碼模塊和視頻傳輸模塊,其結(jié)構(gòu)框圖如圖2所示。圖2系統(tǒng)結(jié)構(gòu)框圖2.1視頻采集在本系統(tǒng)中,對(duì)輸入的模擬視頻信號(hào)的采集是由BT835視頻Decoder完成的,支持的視頻輸入為PAL制或NTSC制式的標(biāo)準(zhǔn)模擬視頻信號(hào),輸入的視頻信號(hào)既可以是復(fù)合視頻信號(hào),也可以是S-Video信號(hào),輸出為4:2:2的YUV格式的圖像數(shù)據(jù)。圖3所示為DSP模擬視頻輸入接口原理框圖。標(biāo)準(zhǔn)模擬視頻信號(hào)經(jīng)預(yù)處理進(jìn)入A/D轉(zhuǎn)換器;同時(shí)又經(jīng)時(shí)鐘產(chǎn)生電路得到與行同步同相位的A/D轉(zhuǎn)換時(shí)鐘,這樣可以使得每行的采樣點(diǎn)均為整數(shù)。為了確保視頻數(shù)據(jù)整行地被采集到DSP中進(jìn)行處
6、理,特將行同步信號(hào)作為FIFO讀入數(shù)據(jù)的起點(diǎn)。同時(shí),行同步、場同步以及奇偶場標(biāo)志信號(hào)也直接進(jìn)入DSP,使其能夠確定讀入的視頻數(shù)據(jù)在一幀中的具體位置。為了增強(qiáng)系統(tǒng)的實(shí)時(shí)性,這里利用TMS320C6416DSP的DMA(直接存儲(chǔ)器存取)通道背景操作特性,以使DSP和外設(shè)的數(shù)據(jù)交換能夠與其內(nèi)部CPU的高速運(yùn)算操作同時(shí)進(jìn)行。而FIFO的功能在于,通過它的緩沖,使得DSP可以從容地與A/D之外的其它外設(shè)交換數(shù)據(jù)。圖3模擬視頻輸入接口原理框圖其中ARM7的作用是時(shí)鐘的產(chǎn)生及控制視頻采集芯片,6將采得的數(shù)據(jù)從8位或16位轉(zhuǎn)化為32位,并且使數(shù)據(jù)按照Y、U、V分開的方式排列。這樣相當(dāng)于對(duì)采集到的數(shù)
7、據(jù)進(jìn)行了一次預(yù)處理,以便于視頻編碼使用。另外ARM7將32位寬的數(shù)據(jù)輸出給32位的FIFO。用32位的FIFO以及將視頻數(shù)據(jù)轉(zhuǎn)換為32位,可以使DSP讀取視頻數(shù)據(jù)時(shí)32位的數(shù)據(jù)總線沒有空閑,從而提高DSP讀取視頻數(shù)據(jù)的效率;這里使用FIFO是為了減少DSP讀取數(shù)據(jù)的時(shí)間、降低高速設(shè)備和低速設(shè)備的不匹配。每次FIFO半滿時(shí),ARM7會(huì)給DSP發(fā)送中斷信號(hào),并且在中斷處理程序中使用DMA方式讀取視頻數(shù)據(jù);如果不使用ARM7,DSP會(huì)頻繁中斷,從而花費(fèi)大量時(shí)間在入棧、出棧以