基于vhdl語(yǔ)言的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)new

《基于vhdl語(yǔ)言的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、基于VHDL的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)摘要本文主要介紹了利用VHDL設(shè)計(jì)語(yǔ)言和Altera公司的MAX+PLUSII軟件開(kāi)發(fā)平臺(tái),來(lái)設(shè)計(jì)實(shí)現(xiàn)地鐵自動(dòng)售票系統(tǒng)的核心控制部分的功能:站點(diǎn)選擇,票數(shù)選擇,投幣處理,余額計(jì)算,自動(dòng)出票等功能。在本設(shè)計(jì)中采用了有限狀態(tài)機(jī)的設(shè)計(jì)方法,將整個(gè)售票系統(tǒng)的控制部分化分為五個(gè)狀態(tài):選站狀態(tài),選票狀態(tài),投幣狀態(tài),出票狀態(tài)和余額找零狀態(tài)。最后通過(guò)對(duì)程序的調(diào)試以及相應(yīng)部分功能的仿真,驗(yàn)證了整個(gè)系統(tǒng)的原理和本設(shè)計(jì)方案的正確性。由于采用了有限狀態(tài)機(jī)的設(shè)計(jì)方法,使得本系統(tǒng)運(yùn)行可靠性高,非法狀態(tài)易控制。關(guān)鍵詞：FPGA,CPLD,VHD

2、L語(yǔ)言,MAX+PLUSII軟件,有限狀態(tài)機(jī),,地鐵自動(dòng)售票系統(tǒng)41基于VHDL的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)目錄第一章緒論11.1電子器件的發(fā)展和現(xiàn)狀11.2設(shè)計(jì)方法的發(fā)展31.3層次化的設(shè)計(jì)與VHDL的應(yīng)用51.4本課題的提出與意義81.5本課題研究?jī)?nèi)容8第二章VHDL語(yǔ)言介紹102.1什么是VHDL102.2VHDL語(yǔ)言的特點(diǎn)102.3VHDL的設(shè)計(jì)流程112.4VHDL程序的基本結(jié)構(gòu)13第三章MAX+PLUSII軟件介紹143.1MAX+PLUSII簡(jiǎn)介143.2Max+PlusⅡ開(kāi)發(fā)系統(tǒng)的特點(diǎn)153.3Max+PlusⅡ功能簡(jiǎn)介163.4Max+

3、plusⅡ設(shè)計(jì)過(guò)程20第四章地鐵售票系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)234.1課題要求234.2設(shè)計(jì)分析234.3狀態(tài)機(jī)設(shè)計(jì)25第五章結(jié)束語(yǔ)32附錄33參考文獻(xiàn)40致謝4141基于VHDL的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)41基于VHDL的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)第一章緒論1.1電子器件的發(fā)展和現(xiàn)狀電子技術(shù)的發(fā)展總是同電子器件的發(fā)展密切相關(guān)的，由于電子器件的不斷更新?lián)Q代，電子技術(shù)得到了飛速發(fā)展，當(dāng)今信息技術(shù)被廣泛應(yīng)用在國(guó)民經(jīng)濟(jì)的方方面面。多媒體技術(shù)的普及、高速寬帶網(wǎng)絡(luò)的建設(shè)、數(shù)字電視的出現(xiàn)以及與我們?nèi)粘Ｉ钕⑾⑾嚓P(guān)的各種家用電器，都離不開(kāi)微處理器、存儲(chǔ)器和一些采用行業(yè)標(biāo)準(zhǔn)的專用芯

4、片。這些電子器件的發(fā)展經(jīng)歷了從電子管、晶體管、小規(guī)模集成電路、中規(guī)模集成電路到大規(guī)模集成電路和超大規(guī)模集成電路幾個(gè)階段，其發(fā)展趨勢(shì)是體積越來(lái)越小，集成度越來(lái)越高。隨著半導(dǎo)體技術(shù)的迅速發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)，系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路（ASIC）芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好在自己的實(shí)驗(yàn)室里就能設(shè)計(jì)并制造出適用的ASIC芯片，并且能夠得到實(shí)際的應(yīng)用。使用ASIC完成電子系統(tǒng)的設(shè)計(jì)，其優(yōu)點(diǎn)是集成度高、保密性強(qiáng)、可大幅度地減少印刷電路板的面積和接插件、電路性能好并能降低裝配和調(diào)試費(fèi)用、更適

5、合較大規(guī)模批量生產(chǎn)、降低生產(chǎn)成本。例如，現(xiàn)在微機(jī)中使用的顯卡、網(wǎng)卡、數(shù)字電視等都是專用的ASIC芯片。采用ASIC設(shè)計(jì)的不足之處是一次性的投資大，設(shè)計(jì)周期一般比較長(zhǎng)，不便于以后修改設(shè)計(jì)，因而近幾年在ASIC領(lǐng)域出現(xiàn)了一種半定制電路，即現(xiàn)場(chǎng)可編程邏輯器件FPLD。目前使用較多的可編程邏輯器是現(xiàn)場(chǎng)可編程門陣列FPGA（fieldprogrammablegatearray）和復(fù)雜可編程邏輯器件CPLD（complexprogrammablegatearray）。早期使用的可編程器件有PROM、EPROM、E2PROM、PAL、GAL等，這些芯片的容量一般

6、比較小，只能完成簡(jiǎn)單的數(shù)字邏輯功能，這些器件基本上是使用專用的編程器進(jìn)行裝載。CPLD和FPGA的芯片是在早期使用的PAL和GAL基礎(chǔ)上發(fā)展起來(lái)的，相比早期的可編程器件，現(xiàn)場(chǎng)可編程邏輯器件FPLD的容量大，器件的容量遠(yuǎn)遠(yuǎn)大于PAL和GAL，更適合做時(shí)序和組合邏輯電路的設(shè)計(jì)，41基于VHDL的地鐵自動(dòng)售票系統(tǒng)設(shè)計(jì)不但集成度高，而且逐漸向低功耗發(fā)展，芯片的使用電壓有+5V、+3.3V和+2.5V幾種，有的芯片外部是+5V而內(nèi)部的工作電壓則是+3.3V或+2.5V?，F(xiàn)在市場(chǎng)上FPLD的品種很多，使用較多的是Altera、Xilinx和Lattice這3個(gè)

7、公司的產(chǎn)品，各公司都有不同型號(hào)的CPLD和FPGA產(chǎn)品，例如，Xilinx的XC系列；Altera的EPLD系列、FPGA系列；Lattice的ispLSI、ispGAL等。由于各個(gè)公司的FPLD結(jié)構(gòu)不同，使用的裝載電纜線是不一樣的，設(shè)計(jì)軟件也不同，但共同的特點(diǎn)是：現(xiàn)場(chǎng)可編程邏輯器件FPLD都可以在系統(tǒng)進(jìn)行編程加載程序，不需要使用專用的編程器，它們都是直接將實(shí)驗(yàn)系統(tǒng)和計(jì)算機(jī)的并行口連接，通過(guò)運(yùn)行軟件對(duì)芯片進(jìn)行裝載，在實(shí)驗(yàn)室中就可將大量的數(shù)字電路設(shè)計(jì)集成到一個(gè)大芯片中，實(shí)現(xiàn)系統(tǒng)的微型化和可靠性。目前工程設(shè)計(jì)人員通常都采用這種方法進(jìn)行電路設(shè)計(jì)。1．CP

8、LD或EPLD芯片這類器件的使用特點(diǎn)是：芯片一經(jīng)上電加載即已完成編程，不必在每次上電時(shí)重新進(jìn)行加載，也就是當(dāng)程序燒入芯片后