資源描述：
《用cpld實(shí)現(xiàn)單片機(jī)與isa總線接口的并行通信》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、用CPLD實(shí)現(xiàn)單片機(jī)與ISA總線接口的并行通信
2、第1...lunal>關(guān)鍵詞：CPLDISA總線并行通信CPLD（plexProgrammableLogicDevice）是一種復(fù)雜的用戶可編程邏輯器件，由于采用連續(xù)連接結(jié)構(gòu)，易于預(yù)測延時，從而使電路仿真更加準(zhǔn)確。CPLD是標(biāo)準(zhǔn)的大規(guī)模集成電路產(chǎn)品，可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計(jì)。近年來，由于采用先進(jìn)的集成工藝和大指量生產(chǎn)，CPLD器件成本不斷下降，集成密度、速度和性能大幅度提高，一個芯片就可以實(shí)現(xiàn)一個復(fù)雜的數(shù)字電路系統(tǒng)；再加上使用方便的開發(fā)工具，使用CPLD器件可以極大地縮短產(chǎn)品開發(fā)周期，給設(shè)計(jì)修改帶來很大方便[1]。本文以ALTERA公
3、司的MAX7000系列為例，實(shí)現(xiàn)MCS51單片機(jī)與PC104ISA總線接口的并行通信。采用這種通信方式，數(shù)據(jù)傳輸準(zhǔn)確高速，在12MHz晶振的MCS51單片機(jī)控制的數(shù)據(jù)采集系統(tǒng)中，可以滿足與PC104ISA總線接口實(shí)時通信的要求，通信速率達(dá)200Kbps。1系統(tǒng)總體設(shè)計(jì)方案用CPLD實(shí)現(xiàn)單片機(jī)與PC104ISA總線接口的并行通信，由于PC104主要完成其它方面的數(shù)據(jù)采集工作，只是在空閑時才能接收單片機(jī)送來的數(shù)據(jù)，所以要求雙方通信的實(shí)時性很強(qiáng)，但數(shù)據(jù)量不是很大。因此在系統(tǒng)設(shè)計(jì)中，單片機(jī)用中斷方式接收數(shù)據(jù)，PC104采用查詢方式接收數(shù)據(jù)。系統(tǒng)設(shè)計(jì)方案如圖1所示。在單片機(jī)部分，D[0..7]是
4、數(shù)據(jù)總線，A[0..15]是地址總線，RD和AX7000系列中的PM7128ESLC84來實(shí)現(xiàn)，用來完成MCS51與PC104ISA總線接口之間的數(shù)據(jù)傳輸、狀態(tài)查詢及延時等待。在PC104ISA部分，只用到PC104的8位數(shù)據(jù)總線D[0..7]，A[0..9]是PC104的地址總線；/IOA控制地址總線、數(shù)據(jù)總線和讀寫命令線進(jìn)行DMA傳輸以及對存儲器和I/O設(shè)備的讀寫；IOCHRDY是I/O就緒信號，I/O通道就緒為高，此時處理機(jī)產(chǎn)生的存儲器讀寫周期為4需5個時鐘周期，MCS51通過置此信號為低電平使CPU插入等待周期，從而延長I/O周期；SYSCLK是系統(tǒng)時鐘信號，使系統(tǒng)與外部設(shè)備保
5、持同步；RESETDR是上電復(fù)位或系統(tǒng)初始化邏輯信號，是系統(tǒng)總清信號。2基于MAX+plusII的硬件實(shí)現(xiàn)ALTERA公司的CPLD開發(fā)工具M(jìn)AX+plusII，支持多種輸入方式，給設(shè)計(jì)開發(fā)提供了極大的方便，因此本系統(tǒng)采用MAX+plusII進(jìn)行設(shè)計(jì)。系統(tǒng)的主體部分用原理圖輸入方式，由于庫中提供現(xiàn)成的芯片，所以使用很方便。原理圖輸入部分如圖2和圖3所示。圖2主要完成單片機(jī)與ISA接口通信中的數(shù)據(jù)傳輸和握手判斷。在圖2中，各信號說明如下：D[0..7]單片機(jī)的8位雙向數(shù)據(jù)總線；PCD[0..7]ISA接口的8位雙向數(shù)據(jù)總線；PCRDISA接口的讀有效信號；PCCURD單片機(jī)的讀有效信號；
6、MCUCUCURD信號有效，從數(shù)據(jù)鎖存器74LS374（2）中取走數(shù)據(jù)。此時INT0變?yōu)楦唠娖剑琍C104用STATE信號選通74LS244判斷數(shù)據(jù)位PCD1是否為高電平，如果為高電平，則說明單片機(jī)取走了數(shù)據(jù)，可以發(fā)送下一個數(shù)據(jù)。PC104與單片機(jī)進(jìn)行通信，最關(guān)鍵的就是速度匹配問題。由于PC104的速度快，而單片機(jī)的速度較慢，所以要在PC104的IOCHRDY處插入等待周期。如圖3所示，各信號說明如下：IOCHRDY用來使ISA接口等待5個時鐘周期；DLY_D延時輸入信號；DLY_CL延時等待時鐘信號；DLY_CLR等待清除信號，為開始下一次送數(shù)據(jù)其做準(zhǔn)備；DELAY延時5個時鐘周期后
7、的輸出信號，作為DLY_CLR信號的輸入；SYSCLKISA接口的系統(tǒng)時鐘信號。在MCS51與PC104進(jìn)行通信的過程中，DLY_D信號一直有效（高電平），在信號SYSCLK的作用下，每5個時鐘周期DELAY信號有效一次，即為高電平。此時DLY_CLR信號有效（低電平），IOCHRDY信號變?yōu)楦唠娖?，PC104可以讀寫數(shù)據(jù)。地址譯碼部分采用文本輸入方式。用ALTERA公司的硬件設(shè)計(jì)開發(fā)語言AHDL（AlteraHardp;(PCA[9..1]==H"110");DLY_CK=!AEN(PCA[9..1]==H"110")（!IOR#!IOCSCUR：MOVDPTR，#400HMOVXA
8、，DPTRRETIPC104讀數(shù)據(jù)函數(shù)：Unsignedcharpcread(intport){p;0x0!=0x01)；等待單片機(jī)寫數(shù)據(jù){}returninportb(pcreadCUOVDPTR，#8000HMOVXDPTR，A；等待PC104讀寫數(shù)據(jù)RET
