實(shí)驗(yàn)八 計(jì)數(shù)譯碼顯示電路

實(shí)驗(yàn)八 計(jì)數(shù)譯碼顯示電路

ID:21938804

大?。?09.50 KB

頁(yè)數(shù):7頁(yè)

時(shí)間:2018-10-25

實(shí)驗(yàn)八   計(jì)數(shù)譯碼顯示電路_第1頁(yè)
實(shí)驗(yàn)八   計(jì)數(shù)譯碼顯示電路_第2頁(yè)
實(shí)驗(yàn)八   計(jì)數(shù)譯碼顯示電路_第3頁(yè)
實(shí)驗(yàn)八   計(jì)數(shù)譯碼顯示電路_第4頁(yè)
實(shí)驗(yàn)八   計(jì)數(shù)譯碼顯示電路_第5頁(yè)
資源描述:

《實(shí)驗(yàn)八 計(jì)數(shù)譯碼顯示電路》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)

1、實(shí)驗(yàn)八計(jì)數(shù)譯碼顯示電路計(jì)數(shù)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?、掌握由集成觸發(fā)器組成計(jì)數(shù)器的工作原理2、熟悉中規(guī)模集成計(jì)數(shù)器的邏輯功能及使用方法。二、實(shí)驗(yàn)儀器與設(shè)備:仿真軟件和微機(jī)三、實(shí)驗(yàn)內(nèi)容與步驟:1、用集成觸發(fā)器構(gòu)成計(jì)數(shù)器,由JK觸發(fā)器組成的同步五進(jìn)制計(jì)數(shù)器。1)按上圖連好電路,CP加1KHZ連續(xù)脈沖信號(hào),用0—1顯示并記錄輸出端Q2Q1Q0的邏輯狀態(tài)。并把結(jié)果記入下表中。計(jì)數(shù)器的時(shí)序表CPQ2Q1Q00123452)用七段譯碼器顯示電路顯示計(jì)數(shù)結(jié)果。電路如下圖所示2、十進(jìn)制同步加/減計(jì)數(shù)器74LS192邏輯功能測(cè)試,按下表測(cè)試其邏輯功能,并把輸出

2、結(jié)果記入表中。74LS192(193)功能表輸入輸出UPDOWNCLRLOADABCDQAQBQCQDφφ1φφφφφφφ00ABCD信101φφφφ1信01φφφφ1101φφφφ3、74LS290測(cè)試與應(yīng)用1)測(cè)試(1)當(dāng)R01=R02=1或R91=R92=1時(shí),觀察異步清零及異步置9功能。(2)當(dāng)R01.R02=R91.R92=0,CP1=0,在CP0脈沖下降沿作用下,觀察輸出端QA,說(shuō)明為幾進(jìn)制計(jì)數(shù)器?(3)當(dāng)R01.R02=R91.R92=0,CP1=0,在CP0脈沖下降沿作用下,觀察輸出端QDQCQB,說(shuō)明為幾進(jìn)制計(jì)數(shù)器?(4

3、)當(dāng)R01.R02=R91.R92=0,CP1接Q0,在CP0脈沖下降沿作用下,觀察輸出端QDQCQBQA為幾進(jìn)制計(jì)數(shù)器?2)用二片74LS290組成二十四進(jìn)制計(jì)數(shù)器。移位寄存器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?、熟悉移位寄存器的工作原理。2、掌握集成移位寄存器的邏輯功能及其應(yīng)用。二、實(shí)驗(yàn)儀器及設(shè)備:仿真軟件三、實(shí)驗(yàn)內(nèi)容及要求:1、用D觸發(fā)器組成單向移位寄存器,電路如下圖所示。把數(shù)據(jù)1011依次串行輸入U(xiǎn)A1的1D端,觀察并記錄各觸發(fā)器的輸出狀態(tài)。2、74LS194邏輯功能的測(cè)試,按下表逐項(xiàng)測(cè)試其邏輯功能,并把結(jié)果記入表中。功能表序號(hào)清零RD輸入輸出控

4、制信號(hào)串行輸入時(shí)鐘脈沖CP并行輸入QDQCQBQAS1S2左移DSL右移DSRDCBA12345LHHHHφφφφHHHLHLφφφφφφHφLφφH(L)φφφφφφφφDCBAφφφφφφφφ678HHHLHLHLLφHφLφφφφφφφφφφφφφφφ可參考高等教育出版社的電子技術(shù)基礎(chǔ)(主編,康華光)中第266頁(yè)。3、利用74LS164構(gòu)成循環(huán)點(diǎn)亮/熄滅控制電路74LS164是串行輸入/并行輸出8位移位寄存器,它有兩個(gè)可控制串行數(shù)據(jù)的輸入端A和B,當(dāng)A或B任意一個(gè)為低電平時(shí),則禁止另一個(gè)串行數(shù)據(jù)輸入,且在時(shí)鐘CLK脈沖上升沿作用下,

5、輸出為低電平;當(dāng)A或B中有一個(gè)為高電平時(shí),則允許另一串行數(shù)據(jù)輸入,并在CLK上升沿作用下決定輸出的狀態(tài)。在電路中,QH經(jīng)反相器與串行數(shù)據(jù)輸入端B相連,A接高電平,構(gòu)成發(fā)光二極管循環(huán)點(diǎn)亮/熄滅控制電路。試分析測(cè)試工作過(guò)程。

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。