電磁兼容設(shè)計(1)

《電磁兼容設(shè)計(1)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、電路板級的電磁兼容設(shè)計倫德全高級應(yīng)用工程師摩托羅拉微控制器部香港本應(yīng)用文檔從元件選擇、電路設(shè)計和印制電路板的布線等幾個方面討論了電路板級的電磁兼容性（EMC）設(shè)計。本文從以下幾個部分進行論述：第一部分：電磁兼容性的概述第二部分：元件選擇和電路設(shè)計技術(shù)第三部分：印制電路板的布線技術(shù)附錄A：電磁兼容性的術(shù)語附錄B：抗干擾的測量標準第一部分電磁干擾和兼容性的概述電磁干擾和兼容性的概述電磁干擾是現(xiàn)代電路工業(yè)面對的一個主要問題。為了克服干擾，電路設(shè)計者不得不移走干擾源，或設(shè)法保護電路不受干擾。其目的都是為了使電路按照預(yù)期的目標來工作——即達到

2、電磁兼容性。通常，僅僅實現(xiàn)板級的電磁兼容性這還不夠。雖然電路是在板級工作的，但是它會對系統(tǒng)的其它部分輻射出噪聲，從而產(chǎn)生系統(tǒng)級的問題。另外，系統(tǒng)級或是設(shè)備級的電磁兼容性必須要滿足某種輻射標準，這樣才不會影響其他設(shè)備或裝置的正常工作。許多發(fā)達國家對電子設(shè)備和儀器有嚴格的電磁兼容性標準；為了適應(yīng)這個要求，設(shè)計者必須從板級設(shè)計開始就考慮抑制電子干擾。1．電磁環(huán)境的組成一個簡單的電磁干擾模型由三個部分組成：-29-電磁干擾模型的組成如圖一所示。圖1電磁干擾模型的組成2電磁干擾源電磁干擾源包括微處理器、微控制器、靜電放電、傳送器、瞬時功率執(zhí)行

3、元件，比如說：機電式繼電器、開關(guān)電源、閃電等。在一個微控制器系統(tǒng)里，時鐘電路通常是最大的寬帶噪聲發(fā)生器，而這個噪聲被分散到了整個頻譜。隨著大量的高速半導(dǎo)體器件的應(yīng)用，其邊沿跳變速率非?？欤@種電路可以產(chǎn)生高達300MHZ的諧波干擾。耦合路徑噪聲被耦合到電路中最簡單的方式是通過導(dǎo)體的傳遞。如果一條導(dǎo)線在一個有噪聲的環(huán)境中經(jīng)過，這條導(dǎo)線通過感應(yīng)將接受這個噪聲并且將它傳遞到電路的其余部分。噪聲通過電源線進入系統(tǒng)，就是這種的耦合的一種情況。由電源線攜帶的噪聲就被傳到了整個電路。耦合也能發(fā)生在有共享負載（阻抗）的電路中。例如，兩個電路共享一條

4、提供電源電壓導(dǎo)線，并且共享一條接地的導(dǎo)線。如果一個電路要求提供一個突發(fā)的電流，由于兩個電路共享共同的電源線和同一個電源內(nèi)阻，則另一個電路的電源電壓將會下降。該耦合的影響能通過減少共同的阻抗來削弱。但不幸的是，電源內(nèi)阻抗是固定的而不能被降低，這種情況也同樣發(fā)生在接地的導(dǎo)線中。在一個電路中流動的數(shù)字返回電流在另一個電路的接地回路中產(chǎn)生了地電位的變動。若接地不穩(wěn)定，則將會嚴重的降低運算放大器、模數(shù)轉(zhuǎn)換器和傳感器等低電平模擬電路的性能。同樣，對每個電路都共享的電磁場的輻射也能產(chǎn)生耦合。當電流改變時，就會產(chǎn)生電磁波。這些電磁波能耦合到附近的導(dǎo)

5、體中并且干擾電路中的其它信號。接收器（受體）所有的電子電路都可以接受傳送的電磁干擾。雖然一部分電磁干擾可通過射頻被直接接受，但大多數(shù)是通過瞬時傳導(dǎo)被接受的。在數(shù)字電路中，臨界信號最容易受到電子干擾的影響。這些信號包括復(fù)位、中斷和控制信號。模擬的低級放大器、控制電路和電源調(diào)整-29-電路也容易受到噪聲的影響。為了進行電磁兼容性設(shè)計并符合電磁兼容性標準，設(shè)計者需要將輻射（從產(chǎn)品中泄露的射頻能量）減到最小，增強其對輻射（進入產(chǎn)品中的射頻能量）的易感性和抗干擾能力。如圖一所示，發(fā)射和抗干擾都可以根據(jù)輻射和傳導(dǎo)的耦合來分類。輻射耦合在高頻中十

6、分常見，而傳導(dǎo)耦合路徑在低頻中更為常見。2．．．．電磁兼容性的費用最經(jīng)濟有效的電磁兼容性設(shè)計方法，是在設(shè)計的早期階段充分考慮評估電磁兼容性的技術(shù)要求（見圖2）。圖2電磁兼容性的費用要讓設(shè)計者在最初選擇元件、設(shè)計電路和設(shè)計PCB布線時，就把電磁兼容性作為主要的設(shè)計依據(jù)是不大現(xiàn)實的。但是，如果設(shè)計者能牢記這篇文章的建議，那么，就能減少不合理的元件選擇、電路設(shè)計和PCB布線的情況出現(xiàn)。3第二部—元件的選擇和電路設(shè)計技術(shù)元件的選擇和電路設(shè)計是影響板級電磁兼容性性能的主要因素。每一種電子元件都有它各自的特性，因此，要求在設(shè)計時仔細考慮。下面將

7、討論一些常見的用來減少或抑制電磁兼容性的電子元件和電路設(shè)計技術(shù)。?元件有兩種基本的電子元件組：有引腳的和無引腳的元件。有引腳線元件有寄生效果，尤其在高頻時。該引腳形成了一個小電感，大約是1nH/mm/引腳。引腳的末端也能產(chǎn)生一個小電容性的效應(yīng)，大約有4pF。因此，引腳的長度應(yīng)盡可能的短。-29-與有引腳的元件相比，無引腳且表面貼裝的元件的寄生效果要小一些。其典型值為：0.5nH的寄生電感和約0.3pF的終端電容。從電磁兼容性的觀點看，表面貼裝元件效果最好，其次是放射狀引腳元件，最后是軸向平行引腳的元件。1．電阻由于表面貼裝元件具有低

8、寄生參數(shù)的特點，因此，表面貼裝電阻總是優(yōu)于有引腳電阻。對于有引腳的電阻，應(yīng)首選碳膜電阻，其次是金屬膜電阻，最后是線繞電阻。由于在相對低的工作頻率下（約MHz數(shù)量級），金屬膜電阻是主要的寄生元件，因此其適合用于高功率密度或和高準確度的電