資源描述：
《基于fpga的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、湘潭大學(xué)碩士學(xué)位論文基于FPGA的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)500MHz的頻率，采樣的頻率可達(dá)1.25GHz。由上可以看出，函數(shù)信號(hào)發(fā)生器發(fā)展很快[15-16]。1.3研究信號(hào)發(fā)生器的目的及意義函數(shù)信號(hào)發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的己知信號(hào)(各種波
形)，然后用其它儀表測(cè)量感興趣的參數(shù)。它不是測(cè)量?jī)x器，而是根據(jù)使用者的要求，作為激勵(lì)源，仿真各種測(cè)試信號(hào)，提供給被測(cè)電路，以滿(mǎn)足測(cè)量或各種實(shí)際需要。目前我國(guó)在研制信號(hào)發(fā)生器方面取得了可喜的成果。但總的來(lái)說(shuō)，我國(guó)信號(hào)發(fā)生器還沒(méi)有形成真正的產(chǎn)業(yè)。就目前國(guó)內(nèi)的成熟產(chǎn)品來(lái)看，核心部分多為專(zhuān)用芯片，存
2、在著成本高、控制不靈活等缺點(diǎn)，并且我國(guó)目前信號(hào)發(fā)生器的種類(lèi)和性能都與國(guó)外同類(lèi)產(chǎn)品存在較大的差距，因此，開(kāi)發(fā)高性?xún)r(jià)比的函數(shù)信號(hào)發(fā)生器，保持與國(guó)外同類(lèi)產(chǎn)品在性?xún)r(jià)比上的優(yōu)勢(shì)，打破國(guó)外的技術(shù)壟斷和封鎖，對(duì)發(fā)展我國(guó)電子行業(yè)有著非常重大的意義，具有廣泛的應(yīng)用前景，加緊對(duì)這類(lèi)產(chǎn)品的研制顯得迫在眉睫。1.4本文研究的主要內(nèi)容課題研究的具體內(nèi)容如下：（1）查閱有關(guān)中英文文獻(xiàn)，熟悉FPGA結(jié)構(gòu)與使用方法，掌握用VHDL語(yǔ)言、Quartus
II6.0、MATLAB7.0、DSPBuilder6.0等軟件進(jìn)行設(shè)計(jì)的流程；（2）對(duì)DDS理論進(jìn)行研究和分析，以DDS為基礎(chǔ)
3、，使用MATLAB7.0、DSPBuilder6.0、QuartusII6.0等一系列工具軟件及IP核，利用FPGA設(shè)計(jì)出能輸出調(diào)幅波、正弦波、方波、三角波、鋸齒波和調(diào)頻波等多種波形的函數(shù)信號(hào)發(fā)生器并進(jìn)行測(cè)試。（3）研究任意波形的產(chǎn)生。第3頁(yè)共57頁(yè)湘潭大學(xué)碩士學(xué)位論文基于FPGA的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)第2章函數(shù)信號(hào)發(fā)生器工作原理與實(shí)現(xiàn)工具介紹1.3DDS的原理和結(jié)構(gòu)DDS(DirectDigitalSynthesizer)直接數(shù)字合成器是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)[17-19]。直接在基準(zhǔn)時(shí)鐘的準(zhǔn)確相位控制下獲得合成頻率
4、輸出。它是以一個(gè)固定頻率精度的時(shí)鐘作為參考時(shí)鐘源，通過(guò)數(shù)字信號(hào)處理技術(shù)產(chǎn)生一個(gè)頻率和相位可調(diào)的輸出信號(hào)。從本質(zhì)上來(lái)說(shuō)，它是由設(shè)置的二進(jìn)制控制字對(duì)參考時(shí)鐘做除法運(yùn)算?？刂谱忠话闶?4~48位字長(zhǎng)。所以，可以認(rèn)為DDS就是數(shù)字信號(hào)處理理論的延伸，是數(shù)字信號(hào)中信號(hào)合成的硬件實(shí)現(xiàn)問(wèn)題。6.0DDS的原理DDS（DirectDigitalSynthesizer）即直接數(shù)字合成器，是一種新型的頻率合成技術(shù)。廣泛用于信號(hào)發(fā)生器的設(shè)計(jì)中[20-26]。對(duì)于正弦信號(hào)發(fā)生器，它的輸出可以用（2-1）式來(lái)描述[27]：S=Asinωt=Asin(2πft)（2-1）o
5、utout其中Sout是指該信號(hào)發(fā)生器的輸出信號(hào)波形，fout指輸出信號(hào)對(duì)應(yīng)的頻率。上式
的表述對(duì)于時(shí)間t是連續(xù)的，為了用數(shù)字邏輯實(shí)現(xiàn)該表達(dá)式，必須進(jìn)行離散化處理，用
基準(zhǔn)時(shí)鐘clk進(jìn)行抽樣，令正弦信號(hào)的相位如（2-2）式所示：θ=π（2-2）2ftout在一個(gè)clk周期Tclk，相位θ的變化量為（2-3）式所示：2π?fToutθ==（2-3）2πfoutclkfclk（2-3）式中fclk指clk的頻率，對(duì)于2π可以理解成“滿(mǎn)”相位，為了對(duì)?θ進(jìn)行數(shù)字量化，把2π切割成2N份，由此每個(gè)clk周期的相位增量?θ用量化值B?θ來(lái)表述，如（2-4）
6、式所示：?θB≈?2N（2-4）?θ2π（2-4）式中B?θ為整數(shù)。（2-4）式與（2-3）式聯(lián)立可得（2-5）式：Bff?2Ntθ=outouBθ=?（2-5）N?2ffclkclk顯然，信號(hào)發(fā)生器的輸出可描述為（2-6）式：第4頁(yè)共57頁(yè)湘潭大學(xué)碩士學(xué)位論文基于FPGA的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)??S=A+?A??(B+B)?=Af(B+B)sin()sin2πθθoutkNθ?θθ?θ?=1sin2??k?k?11（2-6）（2-6）式中θK-1指前一個(gè)clk周期的相位值，同樣得出（2-7）式：Bθk1?θkN?12≈?（2-7）2π由上面的推導(dǎo)
7、可以看出，只要對(duì)相位的量化值進(jìn)行簡(jiǎn)單的累加運(yùn)算，就可以得到正弦波信號(hào)的當(dāng)前相位值，而用于累加的相位增量量化值B?θ決定了信號(hào)的輸出頻率
fout，并呈現(xiàn)簡(jiǎn)單的線(xiàn)性關(guān)系。直接數(shù)字合成器DDS就是根據(jù)上述原理而設(shè)計(jì)的數(shù)字控制頻率合成器。1.3DDS的基本結(jié)構(gòu)基本DDS結(jié)構(gòu)包括數(shù)字器件和模擬器件兩部分。主要由相位累加器、ROM波形查
詢(xún)表、數(shù)/模轉(zhuǎn)換器（D/A）構(gòu)成。相位字輸入同步寄存器數(shù)據(jù)線(xiàn)位寬N頻率字輸入同步寄存器NN寄存器MM正弦ROM查找表D/A正弦信號(hào)輸出相位累加器相位調(diào)制器clk系統(tǒng)時(shí)鐘圖2-1基本DDS結(jié)構(gòu)如圖2-1所示是DDS的基本結(jié)構(gòu)
8、，主要由相位累加器、相位調(diào)制器、正弦ROM查
找表和數(shù)/模轉(zhuǎn)換器（D/A）構(gòu)成。圖中的相位累加器、相位調(diào)制器、正弦ROM查找表
是DDS
