出租車計(jì)價(jià)器(2)

《出租車計(jì)價(jià)器(2)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、出租車計(jì)價(jià)器課程設(shè)計(jì)學(xué)生姓名：專業(yè)：班級：學(xué)號:初始條件：本設(shè)計(jì)利用QuartusⅡ軟件編寫VHDL代碼，運(yùn)用EDA實(shí)驗(yàn)板上的FPGA、數(shù)碼管、點(diǎn)陣模塊、按鍵、撥碼開關(guān)等硬件資源，實(shí)現(xiàn)簡易的出租車計(jì)價(jià)器的相關(guān)功能。要求完成的主要任務(wù):1．課程設(shè)計(jì)工作量：4次課。2．技術(shù)要求：（一）基本要求：①　行駛公里：用時鐘2秒鐘表示出租車勻速行駛1公里，在行車5公里以內(nèi)，按起步價(jià)13元收費(fèi)，超過5公里部分，以每公里2元收費(fèi)。燃油附加費(fèi)為每運(yùn)次1元。途中等待：用按鍵控制中途等待，等待少于（包括）5秒不收費(fèi)，超過5秒后每等待3秒鐘加收1元。②　用數(shù)碼管分時顯示計(jì)費(fèi)金額、行駛里程和等候時間。字母A表示當(dāng)

2、前處于顯示計(jì)費(fèi)金額狀態(tài)，字母B表示當(dāng)前處于顯示行駛里程狀態(tài)，字母C表示當(dāng)前處于顯示等候時間狀態(tài)。③　用按鍵控制出租車空駛、載客狀態(tài)并用點(diǎn)陣顯示空駛、載客狀態(tài)。（二）提高要求：①　用點(diǎn)陣滾動顯示收費(fèi)單據(jù)。②　具有夜間模式，基本單價(jià)加收20%的費(fèi)用。出租汽車收費(fèi)結(jié)算以元為單位，元以下四舍五入。③　出租車行駛速度可調(diào)可控。④　多人乘車，分段計(jì)價(jià)。⑤　自擬其它功能。19摘要本文介紹了一種采用單片F(xiàn)PGA芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法，主要闡述如何使用新興的EDA器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用FPGA的可編程性，簡潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)

3、計(jì)實(shí)現(xiàn)了出租車計(jì)費(fèi)器所需的一些基本功能，計(jì)費(fèi)包括起步價(jià)、行車?yán)锍逃?jì)費(fèi)、等待時間計(jì)費(fèi)，同時考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA芯片，使用VHDL語言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級。關(guān)鍵詞：VHDL；計(jì)費(fèi)器；QuartusⅡ；FPGAAbstractThispaperdescribestheuseofasinglechipFPGAforthedesignofaccounting-feemachine,mainlyonhowtousetheemergingEDAelectronicdevicesdesignedtorep

4、lacetraditionalmethods,usingtheprogrammableFPGA,conciseandchangingthedesignWaystoshortenthedevelopmentcycle,sothattaxiaccounting-feemachineinasmallermorepowerful.Thedesignandimplementationofthetaxiaccounting-feemachineforsomebasicfunctions,includingbillingstartingprice,drivingmetered,thewaitingt

5、imebilling,takingintoaccountthespecialnatureofsomeofthetaxiindustry,topaymoreattentiontoanumberofnewIdeasintothedesign.MainlyincludingtheuseoftheFPGAchip,theuseofVHDLprogramming,soastomakeitastrongertransplanted,andmoreconducivetoproductupgrades.Keywords:VHDL,accounting-feemachine,QuartusⅡ,FPGA1

6、91.緒論人類社會已經(jīng)進(jìn)入信息化時代，信息社會的發(fā)展離不開電子產(chǎn)品的進(jìn)步?，F(xiàn)代電子產(chǎn)品在性能提高、復(fù)雜度降低的同時，價(jià)格卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐也越來越快，實(shí)現(xiàn)這種進(jìn)步的主要原因就是生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，目前已進(jìn)展到深亞微米階段，可以在幾平方厘米的芯片上集成數(shù)萬個晶體管；后者的核心就是EDA技術(shù)[1]。沒有EDA技術(shù)的支持，想要完成超大規(guī)模集成電路的設(shè)計(jì)制造是不可想象的，反過來，生產(chǎn)制造技術(shù)的不斷進(jìn)步又必須對EDA技術(shù)提出新要求。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對整個系

7、統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ASIC）實(shí)現(xiàn)，然后采用硬件描述語言（VHDL）完成系統(tǒng)行為級設(shè)計(jì)，最后通過綜合器和適配器生成最終的目標(biāo)器件[2]?？删幊踢壿嬈骷?0世紀(jì)70年代以來，經(jīng)歷了PAL、GAL、CPLD、FPGA幾個發(fā)展階段，其中CPLD、FPGA屬高密度可編程邏輯器件，目前集成度以高達(dá)200萬門/片，它將掩膜ASIC集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制和