資源描述：
《基于systemc網(wǎng)絡處理器系統(tǒng)原型設計和實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。
1、摘要隨著大規(guī)模集成電路和半導體工藝的發(fā)展，片上系統(tǒng)(SoC)越來越廣泛地被應用到各個領域。芯片的高復雜性、上市時間的壓力、高昂的成本對SoC產(chǎn)生了很大的壓力，因此如何縮短上市時間、降低成本、提高一次流片成功率已經(jīng)成為該領域亟需解決的問題。針對如何快速準確建立多核體系高層模型，并對其架構進行評估和優(yōu)化的問題，本文采用了基于TLM(TransactionLevelModeling)的設計方法，并運用SystemC對網(wǎng)絡處理器進行高層次建模，從而加速系統(tǒng)架構驗證與軟硬件的并行同步研發(fā)。主要完成了以下工作：1)根據(jù)TCP／IP協(xié)議，研究了用于網(wǎng)
2、絡信息處理的接收和發(fā)送的算法，設計了接收和發(fā)送的TLM模型。2)分別構建了網(wǎng)絡處理器不同功能模塊的SystemC模型，包括五個模塊：MEreceive、MEtransmit、FBI、SRAMcontrol和SDRAMcontrol；完成了對網(wǎng)絡處理器的TLM模型的功能驗證。3)依據(jù)處理器的指令集和功能延遲估計，完成了延遲信息的插入，從而實現(xiàn)了對系統(tǒng)的性能分析，并根據(jù)分析結果實現(xiàn)了對網(wǎng)絡處理器TLM模型的優(yōu)化。通過對模型仿真，網(wǎng)絡處理器TLM模型的物理數(shù)據(jù)的轉發(fā)、路由路徑優(yōu)化、協(xié)議分析等功能得到證實，其功能與采用vefilog設計的可綜合
3、RTL代碼結果一致，時序特征相近。關鍵詞：網(wǎng)絡處理器SystemO事務級傳輸模型片上系統(tǒng)協(xié)同設計AbstractWiththedevelopmentofVLSIandsemiconductormanufacturetechnics，SoC(SystemonaChip)isappliedtovariousfieldsmoreandmorewidely．Thevigoroustrendofdecreasingtheminimumfeaturesizeonallincreasingwaferdimensionisalmostapointofn
4、oreturnwhenSIARoadmaptracestheforecastofMoore’SLaw．ThisexponentialtendencyispushingthecontemporarySoCeratochallengeitspeak：ExplosiveComplexity,Time-to-MarketPressure,Sky-rocketingCost．Howtoresolvetheseproblemsandtoincreasethesuccessrateoftape—outisadesideratedprobleminth
5、eSoCfield．Thethesisinitiatestheresearchonthemoreabstractmodelinglevelbasedonthemulti—coresandtheevaluationofarchitecturalperformance．ThispaperadoptedthenoveldesignmethodologybasedonTLM(TransactionLevelModeling)．ItmakesthemoreabstractmodelsofthenetworkprocessorwiththeSyst
6、emCwhichcanaccuratelyvaluethesystemarchitectureandimplementthehardwareandsoftwareCO—designinthepreviousdesignprocess．Thisthesishavecompletedfollowingwork：1)AccordingtotheTCP／IPprinciples，Thisthesisresearchonthetransmit-receivealgorithmofnetworkprocessor,andhavecompletedt
7、hetransmit-receiveTLM．2)ThethesisconstructestheSystemCmodelofthenetworkprocessor’Sdifferentfunctionunit,includingMEreceive，ME_transmit，F(xiàn)BI，SRAM—control，SDRAM—contr01．ItcompletedthefunctionverificationofthenetworkprocessorTLMplatform．3)AccordingtotheaboveTLMplatform，thist
8、hesisanalyzessystemperformancebyusingthedelayinformationproducedinthesimulation．Andaccordingtotheanalys
