一種極低靜態(tài)電流ldo線性穩(wěn)壓器的設(shè)計(jì)

《一種極低靜態(tài)電流ldo線性穩(wěn)壓器的設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、一種極低靜態(tài)電流LDO線性穩(wěn)壓器的設(shè)計(jì)楊學(xué)碩，陸鐵軍，宗宇（北京微電子技術(shù)研究所，北京100076）摘要：在此設(shè)計(jì)一個(gè)具有560nA靜態(tài)電流、150mA驅(qū)動(dòng)能力的低壓差線性穩(wěn)壓器。該LDO采用TSMC0.18μm混合信號(hào)CMOS工藝，輸出電壓是3.3V，輸入電壓為3.5~5V。低靜態(tài)電流LDO電路的設(shè)計(jì)難點(diǎn)是頻率補(bǔ)償和瞬態(tài)響應(yīng)，這里通過引入一個(gè)帶有負(fù)反饋的動(dòng)態(tài)偏置緩沖器，不僅保證了系統(tǒng)在空載到滿載整個(gè)負(fù)載范圍內(nèi)的穩(wěn)定性，還極大地改善了低靜態(tài)電流LDO的瞬態(tài)響應(yīng)問題。仿真結(jié)果表明，全負(fù)載范圍內(nèi)相位裕度最小為65.8°

2、，同時(shí)最大的瞬態(tài)響應(yīng)偏差小于10mV。.jyqkAmixed?signalCMOStechnologyisadoptedinLDO，ic?biasingbuffer，andimprovethetransientresponseofloulationresultsshoinimumphasemargininallloadcondi?tionsis65.8°，andthemaximumdeviationoftransientresponseislessthan10mV.KeyA的負(fù)載。該電路的創(chuàng)新點(diǎn)在于誤差放大器的設(shè)計(jì)

3、和頻率補(bǔ)償?？蛰d時(shí)誤差放大器工作在淺飽和區(qū)，在不使用大的倒比管的情況下，僅需很小的靜態(tài)電流，就可保證系統(tǒng)的穩(wěn)定和直流增益，并配合改進(jìn)的極點(diǎn)?極點(diǎn)追蹤的頻率補(bǔ)償，使得LDO在全負(fù)載范圍內(nèi)都能保持穩(wěn)定。由于負(fù)載電容的加入，即使空載時(shí)靜態(tài)電流很小，電路在從滿載向空載跳變，空載向滿載跳變時(shí)，過（欠）沖電壓都不會(huì)很大。1電路設(shè)計(jì)由于MOS管的等效輸出阻抗ro隨漏源電流IDS的減小而增大，并且MOS管的跨導(dǎo)gm隨著漏源電流IDS的減小而減小，因此無論是差分放大器、共源級(jí)放大器還是源跟隨器，它們的等效輸出阻抗都隨偏置電流的減小而

4、增大。所以在低靜態(tài)電流LDO中，受到誤差放大器尾電流的限制，無法將放大器的極點(diǎn)推到較高的頻率上；而且輸出極點(diǎn)隨負(fù)載電流的增大而增大，大概有6個(gè)量級(jí)的變化，因此低靜態(tài)電流LDO的一個(gè)設(shè)計(jì)難點(diǎn)是：全負(fù)載范圍內(nèi)的系統(tǒng)穩(wěn)定性[1]。同時(shí)尾電流的限制會(huì)使得放大器的擺率降低，所以低功耗LDO的另外一個(gè)設(shè)計(jì)難點(diǎn)是：瞬態(tài)響應(yīng)。本文通過引入一個(gè)帶負(fù)反饋的動(dòng)態(tài)偏置緩沖器，不僅解決了LDO頻率補(bǔ)償難的問題，更極大地改善了LDO的瞬態(tài)響應(yīng)。1.1緩沖級(jí)的設(shè)計(jì)對(duì)于一般的LDO來講，通常由3個(gè)部分構(gòu)成：誤差放大器、功率級(jí)、采樣電阻網(wǎng)絡(luò)。為了增

5、加LDO的驅(qū)動(dòng)能力，功率管的尺寸會(huì)比較大，寄生電容也很大，同時(shí)誤差放大器的輸出阻抗又很高，所以很多LDO還會(huì)在誤差放大器和功率管之間插入緩沖級(jí)，使原來的低頻極點(diǎn)分裂為2個(gè)高頻極點(diǎn)。在本文所提出的設(shè)計(jì)方案中，將引入緩沖級(jí)，來降低頻率補(bǔ)償?shù)碾y度，同時(shí)改善瞬態(tài)響應(yīng)。如果緩沖級(jí)采用NMOS管，如圖1（a）所示，則需要考慮LDO處于空載時(shí)的情況。為了保證電路的驅(qū)動(dòng)能力，功率管尺寸通常都很大，此時(shí)功率管柵源電壓的絕對(duì)值小于PMOS管閾值電壓的絕對(duì)值，功率管只有工作在亞閾值狀態(tài)才能將漏源電流降到只有采樣電流的大小。假如NMOS管

6、的閾值電壓

7、VTHN

8、大于PMOS管的閾值電壓

9、VTHP

10、，那么為了讓功率管處于合適的工作狀態(tài)，NMOS管的柵端電壓需要高于電源電壓，這顯然超出了誤差放大器的輸出電壓范圍。而且在標(biāo)準(zhǔn)N阱CMOS工藝中，NMOS管的襯底都統(tǒng)一和地相連，NMOS緩沖器的源端電壓會(huì)隨著電源電壓的上升而上升，它的閾值電壓也會(huì)變大。因此在電源電壓接近其最大值時(shí)，更容易導(dǎo)致關(guān)斷功率管所需要的柵端電壓超出誤差放大器的輸出范圍[2]。因此緩沖器采用PMOS管來實(shí)現(xiàn)，如圖1（b）所示。對(duì)于源跟隨器連接方式的PMOS管，輸出阻抗為，為了進(jìn)一步降低緩沖

11、級(jí)的輸出阻抗，Al-Shyoukh提出了一種方式[3]，如圖2（a）所示，用一個(gè)三極管構(gòu)成負(fù)反饋，此時(shí)的輸出阻抗為：但是在單阱CMOS工藝中，不提供NPN器件?？紤]到工藝的兼容性，本文使用NOMS替代NPN，如圖2（b）所示。此時(shí)的輸出阻抗變?yōu)椋弘m然負(fù)反饋的引入會(huì)增加額外的電流開銷，但是相對(duì)于它對(duì)輸出阻抗降低所做出的貢獻(xiàn)，也是值得的。所謂的動(dòng)態(tài)偏置緩沖器，就是讓緩沖器的偏置電流和負(fù)載電流相關(guān)。只需在原來的偏置電流的基礎(chǔ)上，再加入一個(gè)PMOS管，使PMOS的柵源和功率管的柵源連在一起，如圖3所示。這樣，緩沖器的輸出極

12、點(diǎn)也會(huì)跟隨輸出極點(diǎn)的變化而變化，降低頻率補(bǔ)償?shù)碾y度。更重要的是，LDO的擺率也會(huì)隨著偏置電流的變大而變大，從而改善瞬態(tài)響應(yīng)，而且這種方法不會(huì)增加電路在空載時(shí)的電流消耗。1.2誤差放大器的設(shè)計(jì)誤差放大器是LDO線性穩(wěn)壓器的核心模塊，它的直流增益決定著輸出電壓的精度。如果誤差放大器使用一級(jí)結(jié)構(gòu)，低頻增益小，電路的直流參數(shù)不會(huì)太好；由于電路引入了緩沖級(jí)，所以再使用