5G到來的進(jìn)程正在加速.doc

《5G到來的進(jìn)程正在加速.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫(kù)。

1、5G到來的進(jìn)程正在加速　　目前，5G正處于標(biāo)準(zhǔn)確定的關(guān)鍵階段，今年6月，國(guó)際標(biāo)準(zhǔn)組織3GPP即將完成5G第一版本國(guó)際標(biāo)準(zhǔn)。同時(shí)政策利好也不間斷，4月24日，發(fā)改委、財(cái)政部發(fā)布通知，將降低5G公眾移動(dòng)通信系統(tǒng)頻率占用費(fèi)標(biāo)準(zhǔn)……　　5G技術(shù)不僅能支持包括汽車在內(nèi)的各類機(jī)器人順暢地互聯(lián)互通，也將是智能手機(jī)、智能家居、人工智能、大數(shù)據(jù)及云計(jì)算等多個(gè)領(lǐng)域?qū)崿F(xiàn)“質(zhì)”的升級(jí)的基礎(chǔ)技術(shù)?！　∶鎸?duì)這股迎面而來的5G浪潮，中國(guó)的芯片行業(yè)準(zhǔn)備好了嗎？雖然道阻且長(zhǎng)，但以華為海思為代表的中國(guó)智造依然讓人期待。目前在基帶領(lǐng)域，華為海思是唯一可與高通相比的中國(guó)公司，這是華為30多年來各種要素積累的結(jié)果

2、，也非一蹴而就。　　而在創(chuàng)業(yè)公司層面，也有一家公司顯得尤為特別：脫胎于中科院自動(dòng)化研究所、原國(guó)家專用集成電路設(shè)計(jì)工程技術(shù)研究中心（1992年組建）的思朗科技，由該中心原主任、原中科院自動(dòng)化所所長(zhǎng)王東琳博士帶隊(duì)，已經(jīng)研制出高性能領(lǐng)域微處理器MaPU,MaPU首次實(shí)現(xiàn)了代數(shù)算法級(jí)全局優(yōu)化且高度可編程，已于2015年流片成功?！　aPU不僅完全可以實(shí)現(xiàn)國(guó)際巨頭的可編程處理器的性能，而且功耗比可媲美ASIC。基于MaPU，思朗科技進(jìn)一步研制出了三大領(lǐng)域處理器：面向5G通信領(lǐng)域的UCP、面向多媒體領(lǐng)域的UMP，以及面向超算領(lǐng)域的HPP。同時(shí)，還配備了AI領(lǐng)域處理器：深度神經(jīng)網(wǎng)絡(luò)引

3、擎NNE?！　〗?，在中科院自動(dòng)化所，投資界采訪到了思朗科技創(chuàng)始人兼首席科學(xué)家王東琳。王東琳在國(guó)際上最早提出代數(shù)算法級(jí)“全局優(yōu)化計(jì)算”架構(gòu)，基于此架構(gòu)設(shè)計(jì)的MaPU在計(jì)算能力和性能功耗比方面具有國(guó)際領(lǐng)先水平?！　　　∷祭士萍紕?chuàng)始人兼首席科學(xué)家王東琳　　高性能領(lǐng)域微處理器MaPU　　王東琳介紹，MaPU最大的特點(diǎn)是計(jì)算能力強(qiáng)，功耗低?！　‘?dāng)前，市面常用的處理器有幾類，一類是可編程的處理器，比如英特爾、TI的處理器，因?yàn)榭删幊?，適應(yīng)性非常廣。但是當(dāng)執(zhí)行一個(gè)數(shù)學(xué)算法的時(shí)候，它的運(yùn)算器的利用率一般在15%左右，高的能到20%。TI的處理器，運(yùn)算器利用率最高也僅可以到40-50%。

4、就是說這些處理器空有那么高的頻率，空有這么多資源，但它的執(zhí)行效率不高?！　∵€有一種是不用編程的ASIC方案，它用硬件把算法流程和對(duì)算法的控制都已經(jīng)寫好了。這種實(shí)際上就是算法的加速器，因此執(zhí)行效率會(huì)非常高，幾乎可以接近100%?！　『苊黠@，可編程處理器和ASIC之間在功耗上有著巨大的差別。ASIC的問題是，效率高，但是算法不可變，算法只要變化一點(diǎn)，這個(gè)芯片就不能用了?！　《鳰aPU既可以做到接近ASIC的效率（計(jì)算資源利用率可以達(dá)到90%以上），同時(shí)也高度可編程，兼具兩者的優(yōu)勢(shì)?！　　　∫猿阈酒瑸槔?，MaPU的性能功耗比全球第一　　在王東琳看來，當(dāng)前主流可編程處理器的核心

5、問題在于它是傳統(tǒng)體系結(jié)構(gòu)，指令層次低并試圖在運(yùn)行時(shí)刻通過亂序多發(fā)射等技術(shù)盡可能實(shí)現(xiàn)局部并行執(zhí)行。這造成了芯片中計(jì)算資源利用率不高，數(shù)據(jù)IO量大，動(dòng)態(tài)功耗大，整體性能功耗比不高，已經(jīng)不適應(yīng)當(dāng)今社會(huì)對(duì)微處理器巨大計(jì)算能力以及極低功耗的雙重渴求。如果能從應(yīng)用算法整體來考量時(shí)間及空間等不同維度并行特性，并利用這些并行特性來進(jìn)行整體性優(yōu)化整理，其內(nèi)核中的運(yùn)算器的使用率將獲得大幅提高。于是王東琳和他的團(tuán)隊(duì)經(jīng)過精密的測(cè)算和試驗(yàn)，提出代數(shù)算法級(jí)全局優(yōu)化的解決方案?！　　耙粭l指令，就可以實(shí)現(xiàn)一個(gè)代數(shù)算法，所以叫做代數(shù)指令。傳統(tǒng)架構(gòu)的指令集都是算術(shù)運(yùn)算級(jí)的指令?！蓖鯑|琳介紹說，MaPU將其升

6、級(jí)為代數(shù)級(jí)算法指令，“MaPU通過代數(shù)指令軟流水線來零延時(shí)動(dòng)態(tài)重構(gòu)（與算法相適應(yīng)的）硬件架構(gòu)，達(dá)到與ASIC基本相同的算法架構(gòu)，實(shí)現(xiàn)整個(gè)算法的全局優(yōu)化執(zhí)行過程?！薄　『?jiǎn)而言之，MaPU既能支持應(yīng)用算法級(jí)全局優(yōu)化，又能通過高度可重構(gòu)的計(jì)算架構(gòu)與存儲(chǔ)體系在軟件層面實(shí)現(xiàn)的這點(diǎn)，可靈活適應(yīng)領(lǐng)域（5G通信、多媒體、超算或人工智能）內(nèi)各種算法，可以說MaPU集合了ASIC、FPGA、CPU的優(yōu)勢(shì)，是幾乎可以與ASIC的性能功耗比相媲美的“軟ASIC?！薄　　癕aPU-代數(shù)運(yùn)算微處理器，在并行代數(shù)運(yùn)算、并行存儲(chǔ)體系指令系統(tǒng)和硬件架構(gòu)方面產(chǎn)生重大原始性創(chuàng)新，將微處理器硬件支撐從標(biāo)量/超標(biāo)

7、量運(yùn)算提升至代數(shù)運(yùn)算層次，數(shù)量級(jí)地提升計(jì)算密集型領(lǐng)域微處理器能效比?！蓖鯑|琳如此總結(jié)?！　∧敲?，具體的性能以及功耗比指標(biāo)如何，王東琳給出了一組直觀的對(duì)比數(shù)據(jù)：　　以極光H1.0超算芯片為例，芯片內(nèi)部集成32個(gè)HPP處理核，雙精度浮點(diǎn)處理能力將達(dá)到4,659GFLOPS@64，經(jīng)評(píng)估功耗僅為40W左右，性能功耗比達(dá)到116GFLOPs@64/W，為全球第一?！　∫虼耍琈aPU應(yīng)用量產(chǎn)之后，它獨(dú)創(chuàng)的架構(gòu)優(yōu)勢(shì)將有望使我國(guó)在微處理器架構(gòu)上實(shí)現(xiàn)重大突破，在同等能耗比下釋放巨大計(jì)算能力，引領(lǐng)中國(guó)電子行業(yè)的自主創(chuàng)新發(fā)展?！　?duì)此，中科院院長(zhǎng)