verilog程序(漢字點(diǎn)陣顯示

《verilog程序(漢字點(diǎn)陣顯示》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、中國(guó)石油大學(xué)數(shù)電課程設(shè)計(jì)報(bào)告題目：學(xué)院:_班級(jí):姓名:學(xué)號(hào)：日期：2012年12月摘要設(shè)計(jì)要求：利用EDA/SOPC實(shí)驗(yàn)開發(fā)平臺(tái)提供的16*16點(diǎn)陣LED以及EPC235核心板，實(shí)現(xiàn)循環(huán)顯示“中國(guó)石油大學(xué)”這6個(gè)漢字（左移或者右移均可）。（1）手動(dòng)生成“中國(guó)石油大學(xué)”這6個(gè)漢字在16*16點(diǎn)陣LED上的6個(gè)字模（即控制某些LED亮，某些LED滅）。（2）實(shí)現(xiàn)循環(huán)顯示“中國(guó)石油大學(xué)”這6個(gè)漢字（左移或者右移均可）。（3）拓展要求：自主設(shè)計(jì)（如控制循環(huán)速度，方向）。關(guān)鍵詞:掃描分頻，控制速度，點(diǎn)陣，點(diǎn)陣漢字顯示，設(shè)計(jì)原理及方案：1、16*16點(diǎn)陣LED內(nèi)部結(jié)構(gòu)如下圖所示。<

2、(3^llrJ.;f泰rTHH^4.-^ix^4.l-Lri*ixr???ui??--??■曇l-4?.4-X-4*-4??r~4--r*.t-MVr4f,,i7*rr*u1,>MH^x-AHixxx^^x^sxx??曹??>,?lr,r.r*1*rx-r-ri4xx-丨丄xrxr-rxr-r<^trtT^t^IaF1T4t?TsJ^?f^rxAacxaxpxn^x^u一{^石4今■f■ty11n??11x4?4y4^Tvrr.tlwIifrrr^Kr,>>,F*r>fr^Tr/—r>el?x:^A丄{^.rlFx?xx?xsta-4tyfulB了rrItaHJtAlh

3、fall-IrrKFe-^T^^h於Kr??t糞er44，,frx'rsttTrBxa4>rx^>，??.*FrFr-Jrr*.e-r-3rrJ?ilil?f^J-rI??-?■rfJ,iJLM^.J瀘*1

4、■....???????????????..">rovr

5、15..0

6、

7、clk3con[15..0]con

8、15..0j:deci!inst2????????????k2>??????"■■???m???.?-?.aeeM?????1IMPIIT.1—;vcc.PINB14k31fifelT1—}yee???，???捕滬?中外????叫???

9、PIN—F9iinstlclk_50Mhzk2k3elk4hzINPUT?yeePINE1PINP1SPINP4PINR6PINR7PINR8PINJ3PIN-W1PINRVPINUKPINU9PINU8PINR1fPINR15PINR14PIN一L8HN—J4MN一HbPIN—H5PINH4MN-

10、H3HNG/PIN.G6PIN.PbMN-WPINP3MN，PINN4PINN3HN—階3、各子模塊的設(shè)計(jì):(1)、分頻，掃描：modulefenpin（clk_50Mhz，clk_4hz，k2，k3）;inputclk_50Mhz，k2，k3;//輸入端口聲明reg[24:0]count,ccount;regclk_4hz;always@(posedgeclk_50Mhz)beginif((k2==0)&&(k3==0))ccount<=500000000;if((k2==0)&&(k3=l))ccount<=100000000;if((k2==l)&&(k3==0)

11、)ccount<=50000000;if((k2==l)&&(k3=l))ccount<=10000000;if(count

12、16Jbllllllllllllllll)begincnt<=l’bl;p<=16*60000000000000000;endelsep<=p+16’bl;cnt<=rbO;endendendmodule生成模塊:SLdU—elkentinst(3)顯示漢字模塊:modulexianshi（clk2，clk3，row，con，k）;inputclk2,clk3,k;output[15:0]row;output[15:0]con;reg[15:O]row;reg[15:O]con;integercnt，b;reg[15:O]r[lll:0]