fpgacpld設(shè)計(jì)與實(shí)現(xiàn)uart

《fpgacpld設(shè)計(jì)與實(shí)現(xiàn)uart》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、巨錄m21、FPGA的設(shè)計(jì)方法及軟件平臺(tái)21.1設(shè)計(jì)方法21.2設(shè)計(jì)平臺(tái)32、i殳i十誠(chéng)33、i殳i十棟44、課題背景與現(xiàn)實(shí)意義45、UART的工作原理56、UART芯片的性能指標(biāo)66.1衡量UART的性能指標(biāo)76.2可編程邏輯塊1876.3輸入輸出塊I/O76.4可編程互連資源PI77、UART的設(shè)計(jì)分析77.1UART設(shè)計(jì)概述77.2UART設(shè)計(jì)整體結(jié)構(gòu)87.2.1頂層模塊設(shè)計(jì)87.2.2波特率發(fā)生模塊設(shè)計(jì)97.2.3接收模塊設(shè)計(jì)107.2.4發(fā)送模塊設(shè)計(jì)128、UART設(shè)計(jì)的仿真與驗(yàn)證148.1頂層程序與仿真148

2、.1.1頂層程序148.2波特率發(fā)生器程序與仿真158.2.1波特率發(fā)生器VHDL程序158.2.2程序仿真錯(cuò)誤！未定義書(shū)簽。8.3UART發(fā)送器程序與仿真168.3.2UART發(fā)送器的仿真波形188.4UART接收器程序與仿真188.4.1UART接收器VHDL程序188.4.2程序仿真.199、實(shí)驗(yàn)效果I冬1209.1結(jié)果：209.2滿足要求2010結(jié)語(yǔ)2011參考文獻(xiàn)20基于FPGACPLD設(shè)計(jì)與實(shí)現(xiàn)UART物電學(xué)院電信(職教)專(zhuān)業(yè)2009級(jí)譚久剛指導(dǎo)教師譚久剛摘要：通用異步收發(fā)器(UniversalAsynchr

3、onousReceiverTransmitter,UART)是一種廣泛應(yīng)用于短距離、低速、低成木通信的弟行傳輸接口。UART允許在電行鏈路t進(jìn)行全雙工通信。常見(jiàn)的串行接口芯片能夠?qū)崿F(xiàn)比較全而的中行通信功能。而在實(shí)際應(yīng)用中。本文提岀一種采用可編程器件FPGA實(shí)現(xiàn)UART功能的方法。使用QuartusII自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和吋序仿真，實(shí)現(xiàn)了發(fā)送、接收等功能，驗(yàn)證了結(jié)果，表明沒(méi)計(jì)正確，功能良好，符合設(shè)計(jì)耍求。關(guān)鍵字:UART;QUARTUSII;FPGA1、FPGA的設(shè)計(jì)方法及軟件平臺(tái)1.1設(shè)計(jì)方法傳統(tǒng)的數(shù)字邏輯

4、設(shè)計(jì)手段是釆用原理圖輸入的方式進(jìn)行的，當(dāng)時(shí)所做的復(fù)雜數(shù)字邏輯電路及系統(tǒng)的設(shè)計(jì)規(guī)模比較小相對(duì)而言也比較簡(jiǎn)單，其中用到的FPGA或ASIC設(shè)計(jì)工作往往只能采用廠家提供的專(zhuān)用電路圖輸入工具來(lái)進(jìn)行。為了滿足設(shè)計(jì)性能指標(biāo)，工程師往往需要花費(fèi)很長(zhǎng)時(shí)間進(jìn)行手工布線并且還得非常熟悉所選器件的N部結(jié)構(gòu)和外部引線特點(diǎn)，方能達(dá)到設(shè)計(jì)要求。這種低效率的設(shè)計(jì)方法大大延長(zhǎng)了設(shè)計(jì)周期。設(shè)計(jì)往往是從功能描述開(kāi)始的。設(shè)計(jì)人員首先要考慮規(guī)劃出能完成某一具體功能、滿足產(chǎn)品系統(tǒng)設(shè)計(jì)要求地某一功能模塊，利用某種方式把功能描述出來(lái)，通過(guò)功能仿真以驗(yàn)證設(shè)計(jì)思路地正確

5、性。當(dāng)所設(shè)計(jì)功能滿足需要時(shí)，再考慮以何種方式完成所需要的設(shè)計(jì)，并能直接使用功能定義地描述。這就是自頂而下的設(shè)計(jì)方法，簡(jiǎn)單分為功能定義、設(shè)計(jì)輸入、功能仿真、邏輯綜合、綜合后仿真、布局布線、布局布線后仿真、下載驗(yàn)證等8個(gè)步驟［9］。1.2設(shè)計(jì)平臺(tái)本課題，逆輯設(shè)計(jì)使用的軟件力Altera公司的QuartusII。QuartusII的主要特點(diǎn)：QuartusII是一個(gè)集成環(huán)境，可以完成整個(gè)FPGA幵發(fā)過(guò)程。QuartusII集成了很多著名的FPGA設(shè)計(jì)工具，根據(jù)設(shè)計(jì)流程合理應(yīng)用這些工具，會(huì)使工程師的設(shè)計(jì)工作如魚(yú)得水。Quartu

6、s11評(píng)面風(fēng)格洵潔流暢，易學(xué)易用。Quartus11的評(píng)面秉承了卩I視化編程技術(shù)。界而根據(jù)設(shè)計(jì)流程而組織，整個(gè)設(shè)計(jì)過(guò)程只需按照界而組織結(jié)構(gòu)依次點(diǎn)擊相應(yīng)的按鈕或相應(yīng)的選項(xiàng)即wJ*。強(qiáng)人的設(shè)計(jì)輔助功能。QuartusTT秉承了A1tera設(shè)計(jì)軟件的強(qiáng)人輔助功能。在編寫(xiě)代碼時(shí)可以使用編寫(xiě)向?qū)晌募^和模塊框架，也可以使用語(yǔ)言模板幫助編寫(xiě)代碼。在圖形輸入時(shí)可以使用輔助項(xiàng)幫助沒(méi)計(jì)原理圖。另外，QuartusII可以方便地生成IPCore（IP核）與高效模塊為用戶所用，大大減少了設(shè)計(jì)蕎的工作量，提高了設(shè)計(jì)效率和質(zhì)量。Quartus

7、II的集成工具主要分為設(shè)計(jì)輸入工具、綜合工具、仿真工具、實(shí)現(xiàn)工具和輔助設(shè)計(jì)工具等5類(lèi)、HDLEditor可以完成設(shè)計(jì)電路的HDL語(yǔ)言的輸入，能根據(jù)語(yǔ)法來(lái)彩色顯示關(guān)鍵字；0帶仿真器做仿真，特點(diǎn)是仿真速度快，仿真精度高；綜合能力強(qiáng)。2、設(shè)計(jì)需求胃（通用異步收發(fā)器）是最為經(jīng)典的串行通信接口，也是FPG應(yīng)用中常用的基本模塊。本設(shè)計(jì)要求在FPG中實(shí)現(xiàn)胃的基本功能，滿足9600bps波特率，8位數(shù)據(jù)，1位停止位，無(wú)校驗(yàn)和流控的基本指標(biāo)。通用異步收發(fā)器（UniversalAsynchrONousReceiver/Transmitt

8、er,UART）可以和各種標(biāo)準(zhǔn)串行接口，如RS232和RS485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低、可靠性高等優(yōu)點(diǎn)。一般UART由專(zhuān)用芯片如8250,16450來(lái)實(shí)現(xiàn)，但專(zhuān)用芯片引腳都較多，內(nèi)含許多輔助功能，在實(shí)際使用時(shí)往往只需耍用到UART的基木功能，使用專(zhuān)用芯片會(huì)造成資源浪費(fèi)和成本提高。一般而言UART