資源描述:
《計(jì)算機(jī)組成原理陣列乘法器的設(shè)計(jì)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、沈陽航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)名稱:計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目:陣列乘法器的設(shè)計(jì)院(系):計(jì)算機(jī)學(xué)院專業(yè):計(jì)算機(jī)科學(xué)與技術(shù)班級:學(xué)號(hào):姓名:指導(dǎo)教師:完成日期:2006年12月31日目錄第1章總體設(shè)計(jì)方案11.1設(shè)計(jì)原理11.2設(shè)計(jì)思路21.3設(shè)計(jì)環(huán)境2第2章詳細(xì)設(shè)計(jì)方案42」頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)42.1」創(chuàng)建頂層圖形設(shè)計(jì)文件42.1.2器件的選擇與引腳鎖定52.1.3編譯、綜合、適配52.2功能模塊的設(shè)計(jì)與實(shí)現(xiàn)5221(A)一位全加器的設(shè)計(jì)與實(shí)現(xiàn)52.2.1(B)一位全加器的仿真圖如下圖所示
2、:62.2.2(A)4位輸入端加法器的設(shè)計(jì)與實(shí)現(xiàn)72.2.2(B)4輸入端加法器的封裝圖如卜-圖所示:82.2.2(C)4輸入端加法器的仿真圖如下圖所示:82.2.3(A)陣列乘法器的設(shè)計(jì)與實(shí)現(xiàn)92.2.3(B)陣列乘法器的封裝圖如下圖所示112.2.3(C)4輸入端加法器的仿真圖如下圖所示:11第3章硬件測試133.1硬件測試及結(jié)果分析13圖中所示:13參考文獻(xiàn)14附錄(程序清單或電路原理圖)15第1章總體設(shè)計(jì)方案1.1設(shè)計(jì)原理陣列乘法器的原理框圖如圖1」所示,X1,X2,X3,X4,Y1,Y2,Y3,Y4
3、為陣列乘法器的輸入端,Z1?Z8為陣列乘法器的輸出端,該邏輯框圖所要完成的功能是實(shí)現(xiàn)兩個(gè)四位二進(jìn)制既F(X)*F(Y)的乘法運(yùn)算,其計(jì)算結(jié)果為F(Z)。(其中F(X)=X1X2X3X4,F(Y)=Y1Y2Y3Y4),F(Z)=ZlZ2Z3Z4Z5Z6Z7Z8而且輸入和輸岀結(jié)果均用二進(jìn)制表示)圖1?1陣列器原理框圖表1.1陣列乘法器功能表其屮下表是該邏輯電路圖的功能可通過查表驗(yàn)證所得結(jié)果。第1章總體設(shè)計(jì)方案1.1設(shè)計(jì)原理陣列乘法器的原理框圖如圖1」所示,X1,X2,X3,X4,Y1,Y2,Y3,Y4為陣列乘法器
4、的輸入端,Z1?Z8為陣列乘法器的輸出端,該邏輯框圖所要完成的功能是實(shí)現(xiàn)兩個(gè)四位二進(jìn)制既F(X)*F(Y)的乘法運(yùn)算,其計(jì)算結(jié)果為F(Z)。(其中F(X)=X1X2X3X4,F(Y)=Y1Y2Y3Y4),F(Z)=ZlZ2Z3Z4Z5Z6Z7Z8而且輸入和輸岀結(jié)果均用二進(jìn)制表示)圖1?1陣列器原理框圖表1.1陣列乘法器功能表其屮下表是該邏輯電路圖的功能可通過查表驗(yàn)證所得結(jié)果。XIX2X3X4Y1Y2Y3Y4Z1Z2Z3Z4Z5Z6Z7Z8XXXX000000000000XXXX00010000XXXXXXXX
5、0010000XXXX0XXXX001100000000——00101101XXXX010000000000——00111100XXXX010100000000~??01001011XXXX011000000000——01011010XXXX011100000000——01101001XXXX100000000000——01111000XXXX100100000000——10000111XXXX101000000000——10010110XXXX101100000000——10100101XXXX110000
6、000000——10110100XXXX110100000000???11000011XXXX111000000000——11010010XXXX111100000000???111000011.2設(shè)計(jì)思路為了進(jìn)一步捉高乘法運(yùn)算速度,可采用類似人工計(jì)算的方法,陣列的毎一行送入乘數(shù)Y的每一數(shù)位,而各行錯(cuò)開形成的毎一斜列則送入被乘數(shù)的每一數(shù)位。4X4陣列乘法器口J以曲一定數(shù)量的4輸入加法器構(gòu)成的;4個(gè)輸入加法器可以由一個(gè)與門和一位全加器構(gòu)成;一位全加器可以用一個(gè)兩輸入或門模塊和兩個(gè)半加器模塊構(gòu)成。一位全加器的整體
7、設(shè)計(jì)包含兩半加器構(gòu)成,半加器由異或門構(gòu)成1.3設(shè)計(jì)環(huán)境(1)硬件環(huán)境?偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2000計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開關(guān)電源、軟件三大部分組成實(shí)驗(yàn)平臺(tái)上有寄存器組R0-R3、運(yùn)算單元、累加器A、暫存器B、直通/左移/右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入/輸出單元、存儲(chǔ)器單元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總線插孔區(qū)、微動(dòng)開關(guān)/指示燈、邏輯筆、脈沖源、20個(gè)按鍵、字符式LCD、RS232口。COP2000計(jì)算機(jī)組成原理實(shí)
8、驗(yàn)系統(tǒng)各單元部件都以計(jì)算機(jī)結(jié)構(gòu)模型布局,清晰明了,系統(tǒng)在實(shí)驗(yàn)時(shí)即使不借助PC機(jī),也可實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否,實(shí)驗(yàn)系統(tǒng)的軟硬件對用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開放特性,系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式,系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模擬方式三種工作方式,系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。?XCV200實(shí)驗(yàn)板在COP2000實(shí)驗(yàn)儀屮的FPGA實(shí)驗(yàn)板主要用于設(shè)計(jì)性實(shí)