資源描述：
《萬歷的設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、學(xué)校代碼10126學(xué)號(hào)01161030分類號(hào)TP密級(jí)公開本科畢業(yè)論文（設(shè)計(jì)）萬年歷的設(shè)計(jì)與實(shí)現(xiàn)學(xué)院、系鄂爾多斯學(xué)院電子信息工程系專業(yè)名稱自動(dòng)化年級(jí)2011級(jí)學(xué)生姓名張文博指導(dǎo)教師王俊林2013年6月8日萬年歷的設(shè)計(jì)與實(shí)現(xiàn)摘要本設(shè)計(jì)為一個(gè)多功能的萬年歷，具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)數(shù)，具有校對(duì)功能。本設(shè)計(jì)采用EDA技術(shù)，以硬件描述語言verilogHDL和VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在QuartusII工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于KH-310開發(fā)工具的萬年歷。系統(tǒng)主芯片采用EP1
2、C12Q240C8，由主程序和BCD模塊組成。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)通過控制能夠完成年、月、日和時(shí)、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的校時(shí)、切換、掃描功能。關(guān)鍵字：VHDLVerilogHDLEDA萬年歷目錄1緒論....................................................................................................................11.1選題背景............................
3、.......................................................................11.2課題相關(guān)技術(shù)的發(fā)展..............................................................................11.3課題研究的必要性..................................................................................21.4課題研究的內(nèi)容..............
4、..............................................................32EDA技術(shù).................................................................................................42.1EDA概述.....................................................................................42.2什么是EDA...........
5、........................................................................42.3EDA的特點(diǎn)...................................................................................53FPGA簡(jiǎn)介................................................................................................73.1FPGA概述..
6、..................................................................................73.2FPGA開發(fā)編程原理.......................................................................73.3FPGA基本結(jié)構(gòu)...............................................................................83.4FPGA系統(tǒng)設(shè)計(jì)流程.........
7、............................................................104萬年歷設(shè)計(jì)方案.....................................................................................144.1萬年歷的原理.............................................................................144.2實(shí)驗(yàn)程序.............................
8、.................................
