《ttl和cmos區(qū)別轉(zhuǎn)》word版

《《ttl和cmos區(qū)別轉(zhuǎn)》word版》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在應用文檔-天天文庫。

1、TTL和CMOS區(qū)別轉(zhuǎn)1，TTL電平：輸出高電平2.4V,輸出低電平0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平=2.0V，輸入低電平=0.8V，噪聲容限是0.4V。2，CMOS電平：1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。3，電平轉(zhuǎn)換電路：因為TTL和COMS的高低電平的值不一樣(ttl5v==cmos3.3v)，所以互相連接時需要電平的轉(zhuǎn)換：就是用兩個電阻對電平分壓，沒有什么高深的東西。哈哈4，OC門，即集電極

2、開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅(qū)動門電路。5，TTL和COMS電路比較：1)TTL電路是電流控制器件，而coms電路是電壓控制器件。2)TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正常現(xiàn)象。3)COMS電路的鎖定效應：COMS電路由于輸入太大

3、的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產(chǎn)生鎖定效應時，COMS的內(nèi)部電流能達到40mA以上，很容易燒毀芯片。防御措施：1)在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。2)芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。3)在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。4)當系統(tǒng)由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS電路得電源，再開啟輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉COM

4、S電路的電源。6，COMS電路的使用注意事項1)COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。2)輸入端接低內(nèi)組的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。3)當接長信號傳輸線時，在COMS電路端接匹配電阻。4)當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。5)COMS的輸入電流超過1mA，就有可能燒壞COMS。7，TT

5、L門電路中輸入端負載特性(輸入端帶電阻特殊情況的處理)：1)懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。2)在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個一定要注意。COMS門電路就不用考慮這些了。8，TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出

6、就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢?那是因為當三機管截止的時候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過三極管的集電極的電流也就不是真正的0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負載電流的需要。9，什么叫做圖騰柱，它與開漏電路有什么區(qū)別?TT

7、L集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為TTL就是一個三級關，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA評論(2)閱讀(103)面試試題面試題1a)什么是Setup和Holdup時間?建立時間(setuptime)是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間(holdtime)是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間，如果保

8、持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。b)什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?信號在FPGA器件內(nèi)部通過連線和邏輯單元時，都有一定的延時。延時的大小與連線的長短和邏輯單元的數(shù)目有關，同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉(zhuǎn)換也需要一定的過渡時間。由于存在這兩方面因素，多路信號的電平值發(fā)生變化時，在信號變化的瞬間，組合邏輯的輸出有先后順序，并不是同時變化,往往會出現(xiàn)一些不正確的尖峰