資源描述：
《基于vhdl的8位模型計算機的設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、理工大學學士學位論文摘要隨著計算機在人們生活中重要性和不可或缺性的提高，為了更方便的為大眾使用，發(fā)展計算機性能成為IT行業(yè)的熱點，但計算機的內(nèi)部結(jié)構(gòu)極其復(fù)雜，為了便于研究便產(chǎn)生了模型計算機。本文完成了基于VHDL的8位模型計算機的設(shè)計與實現(xiàn)。文中首先闡述了8位模型計算機的原理，然后對其十個功能模塊（算術(shù)邏輯運算單元，累加器，控制器，地址寄存器，程序計數(shù)器，數(shù)據(jù)寄存器，存儲器，節(jié)拍發(fā)生器，時鐘信號源，指令寄存器和指令譯碼器）進行了分析與設(shè)計。最后在QuartusII9.0環(huán)境下進行了仿真，完成了8位模型計算機的整體實現(xiàn)。本文綜合了計算機組成原理和數(shù)字邏輯與系統(tǒng)設(shè)計的知識，設(shè)計的8
2、位模型計算機能更方便的了解計算機內(nèi)部構(gòu)造和工作原理。整個系統(tǒng)的開發(fā)體現(xiàn)了在QuartusII軟件平臺上用VHDL設(shè)計數(shù)字控制系統(tǒng)的實用性。關(guān)鍵詞：8位模型機；QuartusII；VHDL語言I理工大學學士學位論文AbstractWiththeimprovementofimportanceandindispensabilityincomputerinpeople'slife,inordertousemoreconvenientlyforpublic,computerperformanceisbecomingahotintheITindustrydevelopment.butthe
3、internalstructureofthecomputerisverycomplicate,Computermodelsimplifiesthedifficultyoftheresearch.ThisarticlecompletedthedesignandimplementationofeightmodelcomputerbasedonVHDL.First,thisarticleexpoundstheprincipleofeightmodelcomputer,thendividesitinto10modules(arithmeticlogicunit,accumulator,
4、controllers,addressregister,theprogramcounteranddataregisters,memory,beatgenerator,aclocksignal,instructionregisterandinstructiondecoder)andanalyseanddesigneachofthem.FinallyundertheenvironmentoftheQuartusII9.0simulation,completedoverallimplementationofthe8modelcomputer.Theanalysisanddesigno
5、ftheeightmodelcomputerintegratedtheknowledgeofcomputerconstituteprincipleandDigitallogicandsystemdesign.Thedesignoftheeightmodelcomputercanbemoreconvenienttounderstandinternalstructureandworkingprinciple.Thewholesystemdevelopmentmanifeststhepracticabilityofdesigningthenumericalcontrolsystemo
6、ntheQuartusIIsoftwareplatformwithVHDL.Keywords:eightmodelcomputer;VHDLlanguage;QuartusIIII理工大學學士學位論文目錄1緒論11.1本課題研究的目的11.2本課題研究的背景及意義12基于VHDL編程的基礎(chǔ)知識42.1VHDL語言概述42.2VHDL的設(shè)計流程52.3有關(guān)QuartusII的介紹62.4本課題基于QuartusII的設(shè)計流程83基于VHDL8位模型機的原理與設(shè)計93.1模型計算機的原理93.2模型機的總體設(shè)計要求93.3模型機邏輯框圖的設(shè)計103.3模型機的指令系統(tǒng)設(shè)計103.4
7、模型機的指令執(zhí)行流程設(shè)計113.5基于VHDL8位模型機各模塊的設(shè)計與實現(xiàn)123.5.1算術(shù)邏輯單元ALU模塊123.5.2累加器模塊143.5.3控制器模塊183.5.4節(jié)拍發(fā)生器213.5.5指令寄存器模塊IR和指令譯碼器243.5.6時鐘產(chǎn)生器283.5.7程序計數(shù)器模塊303.5.8地址寄存器MAR333.5.9存儲器RAM363.5.10數(shù)據(jù)寄存器DR384基于VHDL的8位模型計算機的實現(xiàn)424.1基于VHDL的微程序執(zhí)行流程圖424.28位模型機的頂層原理圖設(shè)計43IV理工大學
