資源描述：
《串行rapidio互連系統(tǒng)的設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、碩士論文串行R印i摘要隨著無線通信、視頻處理和軍事等領(lǐng)域?qū)ο到y(tǒng)帶寬的需求持續(xù)增長，新型的高速串行互連技術(shù)開始逐步取代傳統(tǒng)的并行總線。作為新型的高速串行互連技術(shù)的一種，串行Rapidl0是專門為嵌入式系統(tǒng)而設(shè)計的，具有其它互連技術(shù)無法比擬的靈活性、穩(wěn)定性和高效性。本文針對串行R印idIO技術(shù)，介紹了目前主流的R印idl0互連系統(tǒng)架構(gòu)，詳細描述了其三層協(xié)議規(guī)范，即邏輯層、傳輸層和物理層規(guī)范。本文研究了兩種R．a(chǎn)pidIO實現(xiàn)系統(tǒng)互連的方案，并分別從硬件和軟件設(shè)計兩個方面描述具體實現(xiàn)細節(jié)。針對成本敏感的通信系統(tǒng)對點對點光纖通信的需求，本文提出了一種基于I泖
2、idIO協(xié)議的低成本解決方案。以現(xiàn)場可編程門陣列芯片為核心，利用硬件編程、高速收發(fā)器以及光模塊實現(xiàn)上層邏輯協(xié)議、物理層協(xié)議和光纖傳輸。測試結(jié)果表明，本方案占用資源少，性能可靠，數(shù)據(jù)吞吐率達到1．25Gbps，并成功運用于某通信系統(tǒng)中?；赩PX架構(gòu)的R印idl0互連系統(tǒng)是一種高速、高性能的軟件無線電系統(tǒng)，故硬件部分除RapidIO接口設(shè)計外還包括高速采樣電路設(shè)計、DDR3內(nèi)存接口設(shè)計以及時鐘和電源設(shè)計?，F(xiàn)場可編程門陣列串行Rapidl0端點利用賽靈思邏輯核實現(xiàn)，數(shù)字信號處理器R印idIO端點通過對其加載／存儲模塊寄存器的操作來實現(xiàn)。關(guān)鍵詞：串行Rap
3、idIo，高速收發(fā)器，光纖通信，現(xiàn)場可編程門陣列，數(shù)字信號處理器AbstractWithmegro麗ngdemandofsystembaIldwidthin謝relessconlnlulllcatlons，videoprocessinga11dInilitaryjEield，anew啪eofhigh_speedsenalinterCo皿ecttechnologybegantograduallyreplacet11etraditionalparallelbus·Asoneof也enew噼ofhigh-Speeds耐alintercormectteclu
4、lology，serialRapidIOisspeciallydesi弘edforembeddedsystems．Comparedto廿aditionalinterco皿ecttechnologles，1t1smorenexible．虹bleaIlde街cient．Inthispaper，tllem血stre鋤R_apidIOinterconnectsystemarchitecturesarein仃oduced．TheSerialR印idIOspecificationisdescribedbytllreepans—l091clayer，transpo
5、rt1ayerandphysicaLllayer．TwoR-apidIOsystemintercorulectsoIutlonsareproposed．Formepoint．to．pointopticalflbercommu血cation“somecost·sensitlVesystem，a10w．coSts01utionbaSedon也eRapidIOprotocolisproposed．msme怕d刪eVesmeupperlogicprotocol，physicallayerprotocoland肋er-optictra工1smlsslonⅧth
6、hardw8repro釅撇ing，mgh．speedtraJlsceiVeraJldtheopticalmodulebasedont11eFPGACVcloneIVAccordingtonletestresuhs，thjsdesignuseslessres吼lrceandhaSareliableperfornlallce，thedatathroughputreaches1．25Gbps，a11d廿ledeslgllhaSbeensuccess矗my印pliedinacommuIlicationSygcem·TheR印idIO—interconnect
7、systemsbaSedont11eVPXarchitectureisdesignedforhi幽．Speedandhi曲．perf0鋤ancesoRwareradiosystem．InadditiontotheR印idIOinterface，hardwaredesignalsoincludeshigh—speeds鋤plingcircuits，DDR3memoryinterf．a(chǎn)ceandclockandpo、Ⅳersupply．FPGAI己apidIOendpointisimplementedbyXilinXLo西CORE．DSPendpoint
8、isimplementedbytheoperatingtomeLSUregisters．Keywords：s
