資源描述：
《基于dsp和fpga的can總線通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。
1、第26卷第21期電子設(shè)計(jì)工程2018年11月Vol.26No.21ElectronicDesignEngineeringNov.2018基于DSP和FPGA的CAN總線通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)王校偉（咸陽(yáng)職業(yè)技術(shù)學(xué)院陜西咸陽(yáng)712000）摘要：針對(duì)現(xiàn)代高速條件中數(shù)據(jù)傳輸?shù)膯?wèn)題，提出基于DSP和FPGA的CAN總線通信系統(tǒng)，對(duì)CAN總線進(jìn)行控制，從而能夠?qū)崿F(xiàn)數(shù)據(jù)的有效傳輸。系統(tǒng)使用SJA2512作為CAN總線的控制器，使用PCA566作為其收發(fā)器，使用并行處理方式實(shí)現(xiàn)總線控制的讀寫和信號(hào)的控制，通過(guò)數(shù)據(jù)處
2、理單元實(shí)現(xiàn)總線控制器的數(shù)據(jù)傳輸，能夠避免DSP和FPGA之間數(shù)據(jù)傳輸時(shí)間的浪費(fèi)。最后將設(shè)計(jì)的CAN總線通信系統(tǒng)進(jìn)行實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果表示，在數(shù)據(jù)傳輸過(guò)程中系統(tǒng)較為穩(wěn)定并且可靠，能夠有效滿足高速條件中的信號(hào)傳輸及處理需求。關(guān)鍵詞：DSP；FPGA；CAN總線；通信系統(tǒng)中圖分類號(hào)：TN99文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1674-6236（2018）21-0067-04DesignandimplementationofCANbuscommunicationsystembasedonDSPandFPGAWANGXi
3、ao?wei（XianyangVocationalTechnicalCollege，Xianyang712000，China）Abstract:Aimingattheproblemofdatatransmissioninmodernhighspeedcondition，aCANbuscommunicationsystembasedonDSPandFPGAisproposedtocontrolCANbus，sothatdatacanbetransmittedeffectively.Thesystem
4、usesSJA2512asthecontrollerofCANbus，usingPCA566asthetransceiver，usecontrolbuscontroltoreadandwriteandparallelsignalprocessing，datatransmissionthroughthedataprocessingunittorealizethebuscontroller，canavoidthewasteoftimeofdatatransmissionbetweenDSPandFPG
5、A.Finally，thedesignedCANbuscommunicationsystemistested.Theexperimentalresultsshowthatthesystemisstableandreliableindatatransmission，anditcaneffectivelymeetthedemandofsignaltransmissionandprocessinginhigh-speedcondition.Keywords:DSP；FPGA；CANbus；communi
6、cationsystem現(xiàn)代通信系統(tǒng)中的子設(shè)備和分系統(tǒng)一般通過(guò)不1通信系統(tǒng)的總體設(shè)計(jì)方案同總線網(wǎng)絡(luò)相互連接，比如CAN總線、1553B總線及千兆以太網(wǎng)等，因?yàn)椴煌偩€網(wǎng)絡(luò)中的設(shè)備信息相DSP能夠有效實(shí)現(xiàn)高速數(shù)據(jù)的收集，但是自身互交互較為困難，所以就要在不同種類數(shù)據(jù)總線中的指令更能夠滿足算法并不是邏輯控制，自身外部[1]實(shí)現(xiàn)轉(zhuǎn)換系統(tǒng)的設(shè)置。對(duì)于此種問(wèn)題，傳統(tǒng)解決方接口沒有良好的通用性。FPGA具有較高的時(shí)鐘頻法就是通過(guò)PC機(jī)到CAN板卡中對(duì)不同總線之間通率，并且降低自身內(nèi)部時(shí)延，其中的控制邏輯主要是
7、信問(wèn)題進(jìn)行解決，但是此種方法的成本比較高，并且通過(guò)硬件實(shí)現(xiàn)，其具有較高的效率及較快的速度，能自行開發(fā)的難度比較大，而且周期比較長(zhǎng)?；诖?，夠滿足大數(shù)據(jù)量高速的傳輸控制，實(shí)現(xiàn)譯碼、外圍控本文就實(shí)現(xiàn)了基于DSP和FPGA的CAN總線通信系制及接口電路的集成[3]。圖1為CAN總線通信系統(tǒng)統(tǒng)的設(shè)計(jì)，以此能夠?qū)崿F(xiàn)總線之間協(xié)議及信息的相的總體設(shè)計(jì)結(jié)構(gòu)?；マD(zhuǎn)換，此種系統(tǒng)具有較快的信息轉(zhuǎn)換速度，并且具系統(tǒng)中使用IT較高性能及定點(diǎn)數(shù)字信號(hào)的處理[2]有較強(qiáng)的實(shí)時(shí)性、可靠性及穩(wěn)定性。器芯片，其具有較高的工作效率。通
8、過(guò)數(shù)字信號(hào)處收稿日期：2018-04-10稿件編號(hào)：201804087理器芯片作為主控制器，通過(guò)上層應(yīng)用程序?qū)崿F(xiàn)千作者簡(jiǎn)介：王校偉（1983—），男，陜西周至人，講師。研究方向：通信技術(shù)。-67-《電子設(shè)計(jì)工程》2018年第21期存信號(hào)、芯片都能夠?qū)崿F(xiàn)信號(hào)的讀取，其中的MODE引腳能夠和高電平相互連接，使其能夠在[6]Inter時(shí)序中工作。圖3為CAN總線控制器的模塊工作原理結(jié)構(gòu)。圖3CAN總線控制器的模塊工作原理結(jié)構(gòu)2.2CAN總線收發(fā)器模塊的硬件設(shè)計(jì)總線收發(fā)器屬于總線控制器與物
