emcdmx存儲的物理架構與邏輯架構

emcdmx存儲的物理架構與邏輯架構

ID:32657799

大?。?29.54 KB

頁數:9頁

時間:2019-02-14

emcdmx存儲的物理架構與邏輯架構_第1頁
emcdmx存儲的物理架構與邏輯架構_第2頁
emcdmx存儲的物理架構與邏輯架構_第3頁
emcdmx存儲的物理架構與邏輯架構_第4頁
emcdmx存儲的物理架構與邏輯架構_第5頁
資源描述:

《emcdmx存儲的物理架構與邏輯架構》由會員上傳分享,免費在線閱讀,更多相關內容在工程資料-天天文庫

1、EMCDMX存儲的物理架構與邏輯架構一.DMX存儲概述DMX存儲硬件的物理與邏輯架構能夠實現最大限度的將一個lun的io最大限度分攤給硬盤,DAE盤陣的環(huán)路;一個lun的io同時也平均分攤給后端的存儲卬u.從后面文檔設備連接的介紹可以知曉.DMX的架構做到了最大限度的打散數據以達到性能最大化;性能最大化的硬件配置是一個控制柜加兩個與控制柜存儲cpu端口直連的磁盤柜;存儲卷vol以及4個volmeta(綁定)條帶化以后就避免了熱點(hotblock)讀寫的問題.將任何一個lun的讀寫io操作做到由最多的碩件資源來支撐?硬件資源主要是硬盤,DAE盤陣環(huán)路,存儲cpu,存儲緩存.DM

2、X存儲安裝配置是通過加載預先配置好的binfile來部署的;binfile定義了物理架構與邏輯架構的配置定義整個存儲當前硬件配置如何被使用規(guī)劃好,以后修改配置就得重新裝載binfile也就是重新配置整個存儲.Binfile的加載以及整個存儲的管理通過console服務器上的軟件symmwin來操作‘console服務器通過電話線moden與EMC支持中心連通.EMC技術人員通過電話線的撥號撥入方式可以做到完全掌控存儲設備.本文檔關注存儲設備架構方面,管理方面的gk盤,ecc等不做贅述.二.EMCDMX存儲的物理架構1.存儲外觀及各個模塊介紹(1)外觀DMX由一個控制柜加磁盤柜組

3、成,通常帶2個或者5個磁盤柜我們公司為了性能最大化,配置滿配的前端后端卡,只掛2個磁盤柜.再擴展磁盤機柜只增加空間,性能不增長.前視圖:屮間系統柜,左邊是BAY1A;右邊是BAYIB(2)物理構成模塊圖示:(打開機柜門前視圖)給8IDAE電;m訕"6)console般蘇土篠用卜屯池8々SN5785SimkJHCrtk楙216個誨口護人B.20載哎卜(個酸MHtfttnDAE15^個卜:由(6個JtCIDAE£8個電笊淪盧1.存儲后端接線連接以及磁盤環(huán)路?DA卡cpu端口與硬盤的連線圖示:這里的圖示是端口所管理的硬盤,是指硬盤的主環(huán)路(BUSloop),實際情況物理聯線只連接到D

4、AE的LCCA&LCCB端口.連接口DAE16115D-10EQ02D-10DO15D-10C002D-1OBQ15D-10Ad02D-109Q15D-108d02D-1"07O15D-106cj02D-105Q15D-104302D-103015D-102d02D-101315D-1003連接口DAE1202D-00EID15D-0pDq02D-00CC15D-0obq02D-00A即15D-009Q02D-015D-007Q02D-0062C15D-002D-004K15D-003G02D-00215D-002D-000KDA卡02,DDA卡15,D0每個DA卡管理2個DA

5、E盤陣,同時每個盤陣歸兩個不同DA卡的端口管理;能互相接管對方環(huán)路的硬盤,也就是互為standby環(huán)路.?DA卡cpu與DAE盤柜的對應關系1.DA01,DA16管理BAY1A的DAE1至I」DAE&DA02QA15;管理BAY1A的DAE9至ljDAE16;DA05,DA12;管理BAYIB的DAE1至I」DAE8;DAO6,DA11;管理BAYIB的DAE9到DAE16;按照這個接線規(guī)律管理DAE盤陣.也就是說每個DA卡有4個cpu,每個cpu兩個端口;一個cpu端口管理一個DAE盤陣的一半的硬盤(7或8塊),另外一半的硬盤standby模式,也可以接管.(下面兩張圖可以描

6、述這種物理連接關系)FDODO§DODODOno/DI占DOcoCldco/afCl獰co4cozCl4coC1鼻co//?/C1cozfBl$BOBl上BO,/Bl4Bl井BO?$BOBl4BO$A0■Al上AOAldAOAl卄AOAlAlAlAOAl$AODA02)DA05DA06DA11DA15IDA1&DA12DA01DAE13DAE14DAE15DAE16DAE4DAE9DAE5DAE10DAEUDAE12DAE6CAE7DAE8?DA卡cpu端口與DAE盤柜的對應關系(接線規(guī)律)1.CPU從a到d按照從左到右的連接順序連DAE盤陣;2.下面一排的DAE都是被cpu兩

7、個端口中的0端口管理;上面則接1端口;(這是接線的規(guī)律)三.EMCDMX存儲的邏輯架構[)A02Dl:05DA02Dl:05Fields.../ASGFS14hypers1gapsFields...>ASGFS14hypers1gapsID

8、VolTypelEmulationlCylsMir

9、MemberID

10、VolType

11、Emulation

12、Cyl8Mir

13、Member

14、005EBM2FBA-SO16570[C]20「005EBM1FBA-SO16570[C]10106C51^FBA-S

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯系客服處理。