集成電路低功耗設(shè)計(jì)方法

《集成電路低功耗設(shè)計(jì)方法》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、集成電路低功耗設(shè)計(jì)方法劉斌去成都七中（高新校區(qū)）摘要：信息化的社會發(fā)展無法離開電子產(chǎn)品的不斷進(jìn)步，而其對其低功耗的設(shè)計(jì)要求正在不斷增強(qiáng)。但當(dāng)前電子產(chǎn)品的功能質(zhì)量在提高的同吋，其功耗卻設(shè)計(jì)卻沒能跟上設(shè)計(jì)的要求，一直處于上升趨勢，這將對電子產(chǎn)品性能的提高產(chǎn)生一定的影響，因?yàn)楣P記本電腦、平板、移動設(shè)備等的使用都需要依靠電池來提供能量，因此，一款經(jīng)久耐用、性能強(qiáng)的電子產(chǎn)品必須具備水平相當(dāng)?shù)牡凸脑O(shè)計(jì)方式。基于此，木文主要探討了集成電路的低功耗設(shè)計(jì)方法，以作為相關(guān)參考。關(guān)鍵詞：集成電路;低功耗設(shè)計(jì);方法探析;如果說信息產(chǎn)業(yè)是世界上發(fā)展最快的產(chǎn)業(yè)的話，那么支撐其迅速發(fā)展便是

2、集成電路的設(shè)計(jì)與應(yīng)用，這說明了集成電路的設(shè)計(jì)對于信息產(chǎn)業(yè)的重要作用。但目前集成電路的低功耗設(shè)計(jì)成為了信息產(chǎn)品獲得進(jìn)一步發(fā)展的重要障礙，如何對集成電路進(jìn)行更加優(yōu)化的設(shè)計(jì)，是信息科技前沿需要認(rèn)真思考并積極探索的問題。1.低功耗設(shè)計(jì)具體內(nèi)涵分析目前，隨著信息科技的深入發(fā)展，集成電路技術(shù)也正以日新刀異的姿態(tài)向前發(fā)展，其復(fù)雜程度也不斷增加，電路的性能得到了大幅提升，而這也對集成電路低耗能設(shè)計(jì)帶來的極大的挑戰(zhàn)，因?yàn)檫@不同于早期的電路設(shè)計(jì)，其規(guī)模較小，工作頻率也低，對于功能的消耗并不突出，但隨著集成電路發(fā)展水平越來越高,設(shè)計(jì)的復(fù)雜程度也越來越強(qiáng)，譬如，一個(gè)集成電路上單個(gè)芯片就

3、可以匯集上千萬個(gè)晶體管及其他微處理器，其工作頻率也早就達(dá)到了GHz的級別。因此，信息產(chǎn)品對功能的消耗量也就越來越大，低功耗的集成電路設(shè)計(jì)成為了信息產(chǎn)業(yè)最大的挑戰(zhàn)Z-o2.低功耗設(shè)計(jì)的相關(guān)方法探析2.1工藝級功耗優(yōu)化分析在工藝級功耗優(yōu)化分析方面，可從兩個(gè)角度入手分析降低功耗設(shè)計(jì)的技術(shù)。首先,可以按照相應(yīng)的比例縮小技術(shù)，再采用先進(jìn)的工藝，將設(shè)備的電壓消耗控制在最小限度。通過比例技術(shù)，能夠有效縮短晶體管的比例，以及縮減互聯(lián)線的比例。為實(shí)現(xiàn)縮短晶體管這一FI標(biāo)，需要縮減與Z相關(guān)的器件的關(guān)鍵參數(shù)方式，從而能夠在維持其性能穩(wěn)定的同時(shí)，采用更加小的比例的溝道長度，這樣既能夠保

4、證柵壓縮技術(shù)的參數(shù)保持不變，乂能夠在橫向方面有效縮小器件，并實(shí)現(xiàn)縮短其延長的時(shí)間。在互聯(lián)線方面，也應(yīng)按照相關(guān)比例縮小其整體的尺寸，但這方面需要更加細(xì)致精湛的工藝，才能避免系統(tǒng)噪?yún)鹪黾拥目赡?，提升電路運(yùn)行的可靠性。第二個(gè)方面是封裝技術(shù)?？梢酝ㄟ^封裝技術(shù)實(shí)現(xiàn)芯片與外界充分的隔離，減少外界空氣對系統(tǒng)電氣設(shè)備帶來腐蝕的可能性。但在封裝的過程中，可能會對芯片的功耗產(chǎn)生巨大影響。因此，需要采取合理的芯片封裝技術(shù)，這樣有利于強(qiáng)化芯片的散熱功能。還可以使用多芯片封裝的方式，先降低I/O接口的相關(guān)功能,將電路的延遲問題控制住，從而達(dá)到優(yōu)化電路的目的。2.2電路功耗優(yōu)化分析在電路級

5、的功耗方面，其通常為動態(tài)的邏輯設(shè)計(jì)，尤其在超大規(guī)模的電路中，包括數(shù)量龐大的電路邏輯結(jié)構(gòu)，如動態(tài)邏輯與靜態(tài)邏輯，各個(gè)結(jié)構(gòu)都具有各自的功能體系，在靜態(tài)的邏輯結(jié)構(gòu)中，其功耗的消耗比較大。在動態(tài)的電路設(shè)計(jì)中,可以通過吋鐘信號進(jìn)行控制，從而進(jìn)入到預(yù)充電模式，并能夠與求值模式進(jìn)行相互切換，在該邏輯設(shè)計(jì)與控制屮，由于其所需要的晶體管數(shù)量十分少，因此，其功能消耗的也就較少。2.3版圖級低功耗優(yōu)化在進(jìn)行版圖級方法進(jìn)行優(yōu)化設(shè)計(jì)之前，需要先對互聯(lián)線和器件進(jìn)行優(yōu)化設(shè)計(jì)。首先，對器件的優(yōu)化方面，主要是對器件尺寸的優(yōu)化設(shè)計(jì)，其尺寸越優(yōu)化，所耗費(fèi)的能耗就越低。而在互聯(lián)線的優(yōu)化設(shè)計(jì)中，則需要將

6、各個(gè)不同的期間全部都結(jié)合起來，以最大程度消除互聯(lián)線帶來的不良影響。在早期的集成電路中，對設(shè)備的開關(guān)速度控制的方式所起到的作用不是很明顯，阻抗不是很大，因此其功耗也較低。而隨著電子產(chǎn)品的不斷發(fā)展，整個(gè)設(shè)備對開關(guān)的控制也越來越明顯，然而其導(dǎo)線的RC的延遲卻在增加，進(jìn)而導(dǎo)致邏輯結(jié)構(gòu)同樣被延遲。因此，在對信號進(jìn)行布線的過程屮，需要在橫截面大且間距較大的頂層Z內(nèi)布置金屬線，才能達(dá)到縮短延長時(shí)間的效果，實(shí)現(xiàn)低耗能。2.4門級低功耗的優(yōu)化設(shè)計(jì)這方面的低功耗設(shè)計(jì)可以通過路徑的平衡、單元的映射和公因子的提取等多個(gè)方面開進(jìn)行優(yōu)化。以單元的映射優(yōu)化為例，可以通過選擇基于圖模式匹配的映

7、射單元及映射算法，來對電路進(jìn)行門級綜合，并注意通過選擇具有低功耗的單元庫，可以達(dá)到更好的低功耗效果。再者，通過運(yùn)用較小負(fù)載的漏記單元，可以實(shí)現(xiàn)控制其內(nèi)部活動性較高的節(jié)點(diǎn)，從而降低能量損耗。這是一種通過對門級網(wǎng)表的優(yōu)化設(shè)計(jì)和對布局布線的優(yōu)化設(shè)計(jì)來實(shí)現(xiàn)低耗能的方式。在公因子的優(yōu)化提取方面,通過優(yōu)化提取方式可以實(shí)現(xiàn)簡化電路邏輯的目的，并且還能將電路的翻轉(zhuǎn)問題控制好，保持整個(gè)電路的穩(wěn)定運(yùn)行。根據(jù)電路的設(shè)計(jì)原理，采用不同的邏輯結(jié)構(gòu)能夠以實(shí)現(xiàn)同樣的邏輯功能，可以讓具有高翻轉(zhuǎn)率的信號靠近設(shè)備的輸出端，這樣就能有效減少信號經(jīng)過的器件數(shù)量，從而降低信號的負(fù)載量，實(shí)現(xiàn)低功耗。2.5

8、系統(tǒng)功耗的優(yōu)化分析在整個(gè)