資源描述:
《高速電路信號(hào)完整性分析》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、碩士學(xué)位論文圖4.15點(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)四種常用的端接方法示意圖??????????44圖4.16傳輸線有和沒(méi)有源端端接時(shí),其遠(yuǎn)端的快速上升邊的電壓信號(hào)???45圖4.17傳輸線具有源端串聯(lián)電阻時(shí)的源端電壓波形??????????46圖5.1串?dāng)_中的干擾源與被干擾對(duì)象????????????????47圖5.2n節(jié)耦合傳輸線模型其中一節(jié)的等效電路模型?????????48圖5.35條耦合傳輸線的橫截面圖?????????????????49圖5.4使用場(chǎng)求解器工具計(jì)算的5條耦合傳輸線的電磁場(chǎng)分布??????50圖5.5S
2、PICE電容矩陣元素圖????????????????????51圖5.6電感矩陣元素圖??????????????????????52圖5.7兩條耦合線的等效電路模型?????????????????53圖5.8靜態(tài)線近端的端接電阻兩端的容性耦合電壓的一般特性?????54圖5.9靜態(tài)線遠(yuǎn)端的端接電阻兩端的容性耦合電壓的典型特性?????54圖5.10信號(hào)沿動(dòng)態(tài)線傳輸時(shí)的感應(yīng)電流圖示?????????????56圖5.11耦合電流仿真波形?????????????????????57圖5.12差模下的電磁場(chǎng)分布??
3、??????????????????58圖5.13共模下的電磁場(chǎng)分布????????????????????58圖5.14減少并行線長(zhǎng)度的走線方式?????????????????59圖5.15不同耦合長(zhǎng)度的近端串?dāng)_電壓????????????????60圖5.16遠(yuǎn)端串?dāng)_與上升時(shí)間的關(guān)系仿真???????????????61V高速電路信號(hào)完整性分析附表索引表5.1耦合電流數(shù)據(jù)比較?????????????????????58VI湖南大學(xué)學(xué)位論文原創(chuàng)性聲明本人鄭重聲明:所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取
4、得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外,本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體,均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。作者簽名:日期:年月日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定,同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版,允許論文被查閱和借閱。本人授權(quán)湖南大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索,可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。本
5、學(xué)位論文屬于1、保密□,在______年解密后適用本授權(quán)書。2、不保密□。√(請(qǐng)?jiān)谝陨舷鄳?yīng)方框內(nèi)打“√”)作者簽名:日期:年月日導(dǎo)師簽名:日期:年月日碩士學(xué)位論文第1章緒論1.1信號(hào)完整性問(wèn)題的提出摩爾定律最早給出了電子產(chǎn)品的發(fā)展方向――更小、更快、更便宜、研發(fā)周期更短?,F(xiàn)代電子系統(tǒng)設(shè)計(jì)已經(jīng)達(dá)到GHz及以上的特高頻設(shè)計(jì)領(lǐng)域。而在電子電路技術(shù)飛速發(fā)展的背后,具有性能屬性的信號(hào)完整性問(wèn)題已經(jīng)成為電子設(shè)計(jì)的一[1,2]個(gè)瓶頸。[3]信號(hào)完整性問(wèn)題引起人們的注意,最早起源于一次奇怪的設(shè)計(jì)失敗現(xiàn)象。當(dāng)時(shí),美國(guó)硅谷一家著名的影像
6、探測(cè)系統(tǒng)制造商早在7年前就已經(jīng)成功設(shè)計(jì)、制造并上市的產(chǎn)品,卻在最近從生產(chǎn)線下線的產(chǎn)品中出現(xiàn)了問(wèn)題,新產(chǎn)品無(wú)法正常運(yùn)行,這是個(gè)20MHz的系統(tǒng)設(shè)計(jì),似乎無(wú)須考慮高速設(shè)計(jì)方面的問(wèn)題,更為讓產(chǎn)品設(shè)計(jì)工程師們困惑的是新產(chǎn)品沒(méi)有任何設(shè)計(jì)上的修改,甚至采用的元器件型號(hào)也與原始設(shè)計(jì)的要求一致,唯一的區(qū)別是IC制造技術(shù)的進(jìn)步,新采購(gòu)的電子元器件實(shí)現(xiàn)了小型化、快速化。新的器件工藝技術(shù)使得新生產(chǎn)的每一個(gè)芯片都成為高速器件,也正是這些高速器件應(yīng)用中的信號(hào)完整性問(wèn)題導(dǎo)致了系統(tǒng)的失敗。隨著集成電路(IC)開關(guān)速度的提高,信號(hào)的上升和下降時(shí)間迅
7、速縮減,不管信號(hào)頻率如何,系統(tǒng)都將成為高速系統(tǒng)并且會(huì)出現(xiàn)各種各樣的信號(hào)完整性問(wèn)題。在高速PCB系統(tǒng)設(shè)計(jì)方面信號(hào)完整性問(wèn)題主要體現(xiàn)為:工作頻率的提高和信號(hào)上升/下降時(shí)間的縮短,會(huì)使系統(tǒng)的時(shí)序余量減小甚至出現(xiàn)時(shí)序方面的問(wèn)題;傳輸線效應(yīng)導(dǎo)致信號(hào)在傳輸過(guò)程中的噪聲容限、單調(diào)性甚至邏輯錯(cuò)誤;信號(hào)間的串?dāng)_隨著信號(hào)沿的時(shí)間減少而加劇;以及當(dāng)信號(hào)沿的時(shí)間接近0.5ns及以下時(shí),電源系統(tǒng)的穩(wěn)定性下降和[4]出現(xiàn)電磁干擾問(wèn)題。1.2信號(hào)完整性的含義信號(hào)完整性(SignalIntegrity)簡(jiǎn)稱SI,指信號(hào)從驅(qū)動(dòng)端沿傳輸線到達(dá)接收端后波
8、形的完整程度。即信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC,則該電路具有較好的信號(hào)完整性。反之,當(dāng)信號(hào)不能正常響應(yīng)時(shí),就出現(xiàn)了信號(hào)完整性問(wèn)題。從廣義上講,信號(hào)完整性問(wèn)題指的是在高速產(chǎn)品中由互連線引起的所有問(wèn)題,主要表現(xiàn)為五個(gè)方面:延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁干擾(E