基于fpga dsp arm硬件平臺下的雷達(dá)信號處理系統(tǒng)設(shè)計(jì)-化工

《基于fpga dsp arm硬件平臺下的雷達(dá)信號處理系統(tǒng)設(shè)計(jì)-化工》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、基于FPGA+DSP+ARM硬件平臺下的雷達(dá)信號處理系統(tǒng)設(shè)計(jì)-化工基于FPGA+DSP+ARM硬件平臺下的雷達(dá)信號處理系統(tǒng)設(shè)計(jì)張洪峰（中國電子科技集團(tuán)第三十八研究所，安徽合肥230031）【摘　要】在全世界范圍內(nèi)，尚有很多20世紀(jì)俄制雷達(dá)，服役于第三世界許多國家。主要介紹對這些俄制雷達(dá)數(shù)字端進(jìn)行升級換代的方案：使用大規(guī)模FPGA器件、高速專用DSP芯片、以及ARM嵌入式計(jì)算機(jī)模塊來實(shí)現(xiàn)信號處理系統(tǒng)。0　引言20世紀(jì)70年代前蘇聯(lián)研制的老式雷達(dá)，裝備于烏克蘭、伊朗、埃及、埃塞俄比亞、古巴、緬甸等許多第三世界國家。因年代久遠(yuǎn)，零部件老化，是修，許多雷達(dá)已經(jīng)不能正常開機(jī)工作。本設(shè)

2、計(jì)就在此背景下產(chǎn)生的，因?yàn)楣に囁降牟粩嗵嵘?，器件的集成度也越來越高，板級的功能也越來越?qiáng)大。因此利用單塊高集成度的板卡完成信號處理系統(tǒng)設(shè)計(jì)變得可能，設(shè)備量的降低使得老式雷達(dá)改造的成本相對較低，同時也便于后期的維護(hù)。本文提出用超大規(guī)模集成電路ＦＰＧＡ、專用高速ＤＳＰ、以及ＡＲＭ核心模塊為硬件平臺，完成信號處理一體化設(shè)計(jì)。１　系統(tǒng)功能因整個雷達(dá)系統(tǒng)設(shè)計(jì)方案，對于艙內(nèi)設(shè)備的數(shù)量、體積、總的造價(jià)有著嚴(yán)格的要求，同時在單板上實(shí)現(xiàn)多型雷達(dá)信號處理。為了兼顧各方面的要求，這就給信號處理系統(tǒng)的設(shè)計(jì)帶來了一定的難度。本系統(tǒng)工程方案立足利用已取得的技術(shù)成果，在滿足技術(shù)指標(biāo)的前提下，合理分解系

3、統(tǒng)功能，簡化工程設(shè)計(jì)的復(fù)雜度，降低風(fēng)險(xiǎn)，同時方案上留有一定的設(shè)計(jì)與梁，以滿足今后可能出現(xiàn)需求的改變或功能的豐富和完善；利用超高速、大容量的器件來降低大運(yùn)算量系統(tǒng)設(shè)備的復(fù)雜性和設(shè)備量，提高該系統(tǒng)的可靠性和可維修性，同時保證該系統(tǒng)平臺具有一定的先進(jìn)性和升級擴(kuò)展能力；采用超大規(guī)模的ＦＰＧＡ（ＡＬＴＥＲＡ）、高速ＤＳＰ、以及ＡＲＭ核心模塊相結(jié)合的方式構(gòu)建系統(tǒng)硬件平臺，使系統(tǒng)設(shè)計(jì)具有一定的靈活性和適應(yīng)性。圖１為本信號處理系統(tǒng)的功能框圖。１.1　數(shù)字脈沖壓縮本雷達(dá)采用固態(tài)發(fā)射機(jī)，峰值功率受限，只能通過增加發(fā)射機(jī)的平均功率來提高作用距離。提高發(fā)射機(jī)平均功率的辦法就是要進(jìn)一步加大發(fā)射脈沖的

4、時寬。但是，脈沖寬度的增加帶來了距離分辨率的降低，距離分辨率和作用距離之間試一對矛盾體，解決這一矛盾的方法就是脈沖壓縮技術(shù)。本系統(tǒng)因?yàn)槊}壓點(diǎn)數(shù)較少，因此采用時域脈壓的方法。這種方法電路簡單，實(shí)現(xiàn)方便，電路復(fù)雜度只與壓縮逼有關(guān)，與重復(fù)周期長度無關(guān)。具體公式如下：式中：x（n）為信號采樣，w（n）為脈壓匹配濾波器系數(shù)。針對ＳＴＲＴＩＸ器件內(nèi)部的乘法器工作頻率可達(dá)百Ｍ以上的特點(diǎn)采用分時，分節(jié)拍運(yùn)算以節(jié)省內(nèi)部資源，即輸入輸出采用低數(shù)據(jù)率，內(nèi)部運(yùn)算采用高速并行流水分時復(fù)用的邏輯結(jié)構(gòu)，通過數(shù)據(jù)分時復(fù)用方式解決低輸入輸出數(shù)據(jù)率和內(nèi)部高速運(yùn)算能力之間的平衡。為了在器件規(guī)模允許的條件下達(dá)到盡

5、可能高的運(yùn)算速度，我們采用了并行流水結(jié)構(gòu)的復(fù)數(shù)乘法累加器。對于雷達(dá)信號而言，我們常用的是線性調(diào)頻、非線性調(diào)頻和編碼信號這三種形式。線性調(diào)頻和非線性調(diào)頻信號，其匹配濾波器系數(shù)均可設(shè)置成對稱形式。因此ｆｐｇａ內(nèi)部設(shè)計(jì)脈壓時，乘法器可以節(jié)省一半。本系統(tǒng)使用的是線性調(diào)頻信號，５００點(diǎn)采樣率為２．５Ｍ的脈沖壓縮，內(nèi)部乘法器時鐘采用４０Ｍ，不難計(jì)算出只需要８個復(fù)數(shù)乘法器即可完成時域脈壓運(yùn)算。如若系統(tǒng)有多種發(fā)射脈寬，按照脈寬長度最大的來確定乘法器的個數(shù)。１.２?。疲桑覟V波器由于受波束內(nèi)脈沖數(shù)的限制及變頻、變T等方面的要求，信號處理通常采用FIR濾波器兼顧雜波抑制及目標(biāo)提取的要求，我們常用

6、的MTI和MTD都是這種類型的濾波器。MTD處理器的主要好處是信噪比改善大。MTD采用的窄帶濾波器組，使得落入每個濾波器通帶中的雜波能量和噪聲能量盡可能小。當(dāng)目標(biāo)與雜波在濾波器不同頻道時，采用分頻道CFAR，每個濾波器的檢測門限都是根據(jù)該濾波器內(nèi)的噪聲、雜波的強(qiáng)弱而定。但由于雜波不僅由各濾波器的主瓣進(jìn)入，而且未加權(quán)的濾波器副瓣電平較高，當(dāng)副瓣的頻率處于強(qiáng)雜波處時副瓣進(jìn)入的雜波將降低其改善因子。若要提高改善因子，可在MTD濾波器之前先進(jìn)行雜波濾波，或采用加權(quán)來降低濾波器的副瓣，在此系統(tǒng)中采用加權(quán)的方法提高改善因子，但濾波器的主瓣加寬。本系統(tǒng)采用的為ＭＴＤ濾波器的設(shè)計(jì)方法。因?yàn)?/p>

7、天線的多種轉(zhuǎn)速，造成相同波束寬度內(nèi)的回波數(shù)不一樣，為了便于統(tǒng)型邏輯固件設(shè)計(jì)，濾波器統(tǒng)一設(shè)計(jì)為１６點(diǎn)，在最后過門限滑窗檢測中采用不同的檢測準(zhǔn)則即可。１.３　快門限恒虛警快門限恒虛警處理是為對付均勻雜波干擾而設(shè)置的，由于雜波信號強(qiáng)度在距離和方位上變化較大，因此應(yīng)選取檢測單元附近的若干個單元來完成均值估值，單元平均選大恒虛警GO-CFAR主要用于對雜波抑制濾波器輸出的虛警進(jìn)行控制，輸入為濾波器輸出的對數(shù)視頻信號，在被測單元左、右兩邊各取8個單元數(shù)值求平均后，選用二者中較大的值作為估值電平運(yùn)算按（２）式：兩側(cè)的單元平均選大