基于arm核的嵌入式cpu內(nèi)ahb接口的實現(xiàn)

《基于arm核的嵌入式cpu內(nèi)ahb接口的實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、2002年7月通信學報Vol.23No.7第23卷第7期JOURNALOFCHINAINSTITUTEOFCOMMUNICATIONSJuly2002短文基于ARM核的嵌入式CPU內(nèi)AHB接口的實現(xiàn)1江先陽，沈緒榜，張?zhí)煨颍ㄈA中科技大學圖像識別與人工智能研究所圖像信息處理與智能控制教育部重點實驗室，湖北武漢430074）摘要：本文分析了基于芯核的嵌入式CPU設(shè)計的特點，提出了設(shè)計基于ARM核的嵌入式CPU內(nèi)AHB接口存在的空洞問題。結(jié)合體系的設(shè)計，給出了通過改進AHB總線解決這些空洞的方法。最后討論了嵌

2、入式CPU在硬件上對AHB接口的實現(xiàn)。關(guān)鍵詞：IC設(shè)計；芯核；ARM核；AHB總線中圖分類號：TP302.1文獻標識碼：A文章編號：1000-436X（2002）07-0083-08ImplementationofAHBinterfaceinanembeddedCPUbasedonARMcoreJIANGXian-yang,SHENXu-bang,ZHANGTian-xu(StateKeyLaboratoryforImageProcessing&IntelligentControl,Institutef

3、orPatternRecognition&ArtificialIntelligence,HuazhongUniversityofScience&Technology,Wuhan430074,China)Abstract:ThecharacteristicsofdesignforembeddedCPUbasedonIPcoreareanalyzed,thenprovidestheholeproblemsexistingindesignofAHB(advancedhigh-performancebus)in

4、terfaceinaARMcorebasedCPU.BymodificationontheAHBprotocol,hole-avoidingmethodsarepresented.Intheend,hardwareimplementationofAHBinterfaceisdiscussed.Keywords:ICdesign;IPcore;ARMcore;AHB1引言[1]基于芯核的設(shè)計方法是IC設(shè)計中的復雜系統(tǒng)特別是片上系統(tǒng)SOC的主流設(shè)計方法?；谛竞说那度胧紺PU的設(shè)計特點在于它與相關(guān)應(yīng)用的緊密

5、結(jié)合，從而呈現(xiàn)結(jié)構(gòu)多樣性和應(yīng)用靈活性，因此它不同于以PC為代表的自主式微處理器設(shè)計。不同的應(yīng)用中嵌入式微處理器的收稿日期：2001-02-21；修訂日期：2002-01-18基金項目：國家“909”工程單位中興集成電路設(shè)計公司基金資助項目作者簡介:江先陽（1974–），男，湖北大悟人，華中科技大學博士生，主要研究方向為計算機體系結(jié)構(gòu)、模式識別及DSP的VLSI實現(xiàn)等；沈緒榜（1933–），男，湖南臨澧人，中國科學院院士，華中科技大學教授，博士生導師，主要研究方向為計算機體系結(jié)構(gòu)、嵌入式計算機及芯片設(shè)計等

6、；張?zhí)煨颍?947–），男，重慶人，華中科技大學圖像識別與人工智能研究所所長，教授，博士生導師，主要研究方向為圖像分析、模式識別及DSP等?！?4·通信學報2002年結(jié)構(gòu)和性能指標不同，它不存在軟件兼容性的限制，但往往要在設(shè)計中重點考慮速度和低功耗[2,3]以及對各種接口的支持。為了獲得最優(yōu)的性能價格比，當前絕大部分基于芯核的嵌入式微處理器在設(shè)計中采用RISC體系結(jié)構(gòu)。與CISC體系結(jié)構(gòu)相比，RISC體系結(jié)構(gòu)的微處理器的設(shè)計特點在于可以以最小的硬件開銷來獲得極高的速度，同時也能更好滿足低功耗的設(shè)計要求。

7、就設(shè)計難度而言，RISC體系結(jié)構(gòu)的微處理器遠比CISC體系結(jié)構(gòu)的微處理器簡單。得到廣泛應(yīng)用的典型RISC體系結(jié)構(gòu)微處理器結(jié)構(gòu)主要有ARM、PowerPC兩大類，由于[4]ARM公司提供的ARM芯核具有優(yōu)良性能，基于ARM核的嵌入式CPU設(shè)計成為商家主要的設(shè)計選擇。2基于ARM核的嵌入式CPU設(shè)計存在的空洞問題ARM核是ARM公司提供的一種可復用芯核，用戶根據(jù)自己的需要可以選擇源碼形式或者網(wǎng)表形式的芯核。網(wǎng)表形式的芯核不僅價格較低，而且這種芯核不需要再進行綜合，在集成到用戶的系統(tǒng)中后易于保證其預(yù)期功能的實

8、現(xiàn)，也易于保證時延特性和滿足技術(shù)規(guī)范；源碼形式的芯核可以方便用戶根據(jù)自己的需要進行修改，但價格較高，而且修改源碼不僅需要對ARM核有深厚的了解，而且還存在不能保證正確性的風險。本設(shè)計選擇源碼方式的芯核，以便于修改?；贏RM核嵌入式CPU設(shè)計的關(guān)鍵是完成ARM芯核與CPU外圍部分例如存儲通道控制器，DMA控制器，SPI接口等的整合，其中的主要工作是解決ARM核系統(tǒng)高性能總線[5]AHB（advancedhigh-performancebus