資源描述：
《基于nios_軟核嵌入式系統(tǒng)的以太網(wǎng)接口設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第30卷第1期東華理工學(xué)院學(xué)報Vol130No112007年3月JOURNALOFEASTCHINAINSTITUTEOFTECHNOLOGYMar.2007基于NiosII軟核嵌入式系統(tǒng)的以太網(wǎng)接口設(shè)計王仁波,魏雄(東華理工學(xué)院電子與機械工程學(xué)院,江西撫州344000)摘要:從FPGA軟硬件協(xié)同設(shè)計環(huán)境的角度介紹了ALTERANiosII系統(tǒng)設(shè)計流程,簡要介紹了系統(tǒng)硬件配置方法和軟件設(shè)計思路,并以太網(wǎng)接口設(shè)計為例闡述了基于NiosII軟核系統(tǒng)在嵌入式系統(tǒng)的開發(fā)應(yīng)用中所具有的方便、快速和靈活性的特點。關(guān)鍵詞:NiosII;FPGA;μC/OSII;LwIP;以太網(wǎng)接口中圖分類號:TP368文
2、獻(xiàn)標(biāo)識碼:A文章編號:1000-2251(2007)01-073-05在高級嵌入式系統(tǒng)設(shè)計中,以FPGA為載體的SOC和SOPC設(shè)計方法扮演著越來越重要的角色。它具備極大的靈活性和IP重用特性以及最短的產(chǎn)品上市時間(TimetoMarket)。并以其低功耗,高性能,低成本,高可靠性等優(yōu)點成為嵌入式系統(tǒng)的一個主要發(fā)展方向(馮壽廷,2005)。1NiosIISOPC系統(tǒng)簡介NiosII是美國ALTERA公司最新推出的32位軟核處理器系統(tǒng),與第一代Nios系統(tǒng)相比,除速度性能大幅提升外(最高超過200DMIPS),在開發(fā)環(huán)境上增加了硬件抽象層(HardwareAbstractionLay2er),
3、使得軟件開發(fā)人員可以不直接和硬件設(shè)備打交道,軟件代碼的可移植性增強,同時NiosII支持用戶自定義指令(AlteraCorporation,2005)。ALTERA公司為NiosII配備了Quartus5和NiosIIIDE兩個相互關(guān)聯(lián)的集成開發(fā)環(huán)境。在此環(huán)境下,可以完成從硬件系統(tǒng)構(gòu)建到應(yīng)用軟件設(shè)計,直至目標(biāo)板下載測試的所有開發(fā)過程,與Mod2elSim軟件配合還能進(jìn)行硬件電路仿真,是一套十圖1NiosII系統(tǒng)設(shè)計流程圖分理想的軟硬件協(xié)同設(shè)計環(huán)境(HW/SWCodesign;Fig.1DesignflowchartofNiosssystemAteraCorporation,2004)。典型N
4、iosII系統(tǒng)的設(shè)計流程如圖1所示。備的配置,并且可自動為設(shè)備分配I/O地址和中斷Quartus5包含了圖形化的NiosII硬件系統(tǒng)設(shè)計軟號,確定設(shè)備與內(nèi)部Avalon總線的連接關(guān)系,最終件SOPCBuilder,通過它可以完成CPU、存儲器、定生成以VHDL或Verilog語言描述的硬件設(shè)計文件時器、UART以及以太網(wǎng)控制器等絕大部分硬件設(shè)(AlteraCorporation,2005)。對于較為復(fù)雜的外設(shè)(如DDR、PCI控制器,FFT等),NiosII系統(tǒng)需要使收稿日期:2006209218用ALTERA的商用IP內(nèi)核MegaCore或第三方的作者簡介:王仁波(1969—),男,博士,
5、副教授。主要研究方向為智能儀器及嵌入式系統(tǒng)開發(fā)。IP內(nèi)核,用戶也可在集成環(huán)境下自行編寫外設(shè)。74東華理工學(xué)院學(xué)報2007年2系統(tǒng)以太網(wǎng)接口需求分析對于一臺智能化儀器設(shè)備,以太網(wǎng)接口的主要作用在于:(1)與上位控制主機進(jìn)行遠(yuǎn)程數(shù)據(jù)交換,如發(fā)送測試數(shù)據(jù)或接受上位機控制指令等;(2)向用戶提供可視化的WebServer服務(wù),以便用戶對設(shè)備進(jìn)行配置或查看設(shè)備運行狀態(tài)。因此,在NiosII系統(tǒng)中,以太網(wǎng)接口需要以下設(shè)備:NiosII/S標(biāo)準(zhǔn)型CPU、64kBonchipRAM、圖2系統(tǒng)軟硬件層次模型16MBFlash、1MBSRAM、以太網(wǎng)控制器、UART等。Fig.2Hierarchymodelof
6、system’s兼顧到儀器設(shè)備的其它功能,存儲器容量可能需要softwareandhardware加大。NiosII/S標(biāo)準(zhǔn)型CPU內(nèi)核可達(dá)到37DMIPS的運算速度,內(nèi)含JTAG調(diào)試模塊,可配置高速指令系統(tǒng)模塊調(diào)入,并添加系統(tǒng)時鐘分頻器(PLL)等邏緩存(InstructionCache)、DSP模塊和硬件除法器輯模塊。選定FPGA器件,并為系統(tǒng)每根I/O線分等,能夠滿足一般儀器設(shè)備的數(shù)據(jù)處理要求。配管腳。啟動Quartus自動硬件綜合過程,排除編軟件系統(tǒng)方面,由于以太網(wǎng)接口需完成TCP/譯錯誤后便可生成用于FPGA編程的配置文件(.IP協(xié)議的大部分功能,軟件結(jié)構(gòu)較為復(fù)雜,加上儀sof/.
7、pof)。SOPCBuilder硬件系統(tǒng)配置界面如圖3器設(shè)備本身的主體功能,因而必須選擇操作系統(tǒng)、所示。協(xié)議棧代碼再加應(yīng)用程序(RTOS+TCP/IP+系統(tǒng)中以太網(wǎng)控制器選用SMSC公司的第三CustomCode)的實現(xiàn)方式。μC/OS2II是一個簡單、代自適應(yīng)10M/100M以太網(wǎng)控制器芯片實用、高效率的搶占式實時多任務(wù)操作系統(tǒng),應(yīng)用LAN91C111,其內(nèi)部集成了SMSC/CD協(xié)議的MAC已十分廣泛,非常
