資源描述：
《基于fpga的uart模塊設計》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。
1、編號基于FPGA的UART模塊設計與實現(xiàn)DesignandRealizationofUARTbasedonFPGA學生姓名周大勇專業(yè)控制科學與工程學號S指導教師楊曉慧學院電子信息工程學院二〇一三年六月14摘要UART因其可靠性高，傳輸距離遠，線路簡單，同時UART作為RS232協(xié)議的控制接口，從而成為比較廣泛的串行數(shù)據(jù)通信電路，而現(xiàn)在大部分集成電路通信用的UART芯片，存在成本高，電路復雜，移植性較差等缺點，本文提出了一種將UART的功能集成在FPGA芯片中，可使整個系統(tǒng)更為靈活、緊湊，減小整個電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。本模塊功
2、能全部基于verilogHDL硬件描述語言。關鍵詞：FPGA,UART,verilogHDL,RS23214ABSTRACTUART,becauseofitshighreliability,longtransmissiondistanceandthesimpleline,moreovermainlyusedincommunicationbetweendevicewithRS232interface.Thusitisbecomingmoreextensiveserialdatacommunicationcircuit.Butnowmostof
3、theintegratedUARTchipsusedincommunications,havefaultsofhighcostandpoorportability.Thecircuitofthechipiscomplex.ThispaperpresentsamethodthatUARTfunctionwillbeintegratedinFPGAchip,Itcanmakesystemmorecompact,flexible,reliableandstable.AllfunctionsofmodulearebasedonverilogHDLh
4、ardwaredescriptionlanguage.Keywords:FPGA,UART,verilogHDL,RS23214目錄摘要IABSTRACTII目錄II第一章緒論2第二章UART簡介2第三章UART功能設計23.1波特率發(fā)生模塊23.2波特率接收模塊23.3UART發(fā)送模塊2第四章頂層電路及實驗數(shù)據(jù)2第五章結論2致謝2參考文獻214第一章緒論通用異步收發(fā)器（universalasynchronousreceivertransmitter,UART）盡管自20世紀70年代就已出現(xiàn)，但因其簡單可靠，目前仍是一種使用廣泛的串行通信接
5、口。各種微處理器，不論是單片機，還是DSP、ARM，UART都是基本外圍模塊。一般UART由專用芯片來實現(xiàn)，但專用芯片引腳都較多，內(nèi)含許多輔助功能，在實際使用時往往只需要用到UART的基本功能，使用專用芯片會造成資源浪費和成本提高。本文提出一種基于FPGA的UART模塊設，本文設計的UART符合RS232串行通信標準。當我們不需要用到完整的的UART功能和一些輔助功能時，就可以將需要的UART功能集成用FPGA來實現(xiàn)，然而，F(xiàn)PGA內(nèi)部并不擁有CPU控制單元，無法處理由UART控制器產(chǎn)生的中斷，所以FPGA不能利用現(xiàn)成的UART控制器構成異
6、步串行接口，必須將UART控制器的功能集成到FPGA內(nèi)部。從而可以大大的減少了體積、簡化了電路，也提高了系統(tǒng)的靈活性。14第二章UART簡介UART是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議[2]。基本的UART通信只需要2根信號線(RXD、TXD)就可以完成數(shù)據(jù)的相互通信,接收與發(fā)送都是全雙工形式。RXD是UART接收端,為輸入;TXD為UART發(fā)送端,為輸出。UART的基本特點是在其信號線上共有2種狀態(tài),可分別用邏輯1(高電平)和邏輯0(低電平)來區(qū)分。在發(fā)送器空閑時,數(shù)據(jù)線保持在邏輯高電平狀態(tài)。當發(fā)送器要發(fā)送字符時,起始位使數(shù)據(jù)線處于邏輯0狀態(tài),提
7、示接收器數(shù)據(jù)傳輸即將開始。波特率和數(shù)據(jù)幀格式是UART通信中的2個重要指標,波特率表示每秒鐘傳輸二進制數(shù)據(jù)的位數(shù),表征了數(shù)據(jù)傳輸?shù)乃俾?。國際上規(guī)定了一系列標準的波特率，如9600b/s、19200b/s、b/s、等。數(shù)據(jù)幀格式定義了所發(fā)數(shù)據(jù)每位的意義,UART的幀格式如圖1所示。一般情況ＵＡＲＴ每一數(shù)據(jù)幀，依次由起始位（１位）、數(shù)據(jù)位（５～８位），奇偶校驗位（可選的１位）以及停止位（１～２位）組成。其中數(shù)據(jù)位部分是從最低位先開始傳送的；奇偶校驗位是對１幀數(shù)據(jù)中的數(shù)據(jù)部分和校驗位計算，使‘１’的個數(shù)滿足奇數(shù)個或偶數(shù)個。當ＵＡＲＴ空閑時，收發(fā)引
8、腳ＲＸＤ與ＴＸＤ均是高電平。一旦需要發(fā)送數(shù)據(jù)，則首先向ＴＸＤ引腳輸出低電平作為起始位，表示１幀數(shù)據(jù)的開始。而在接收數(shù)據(jù)時，檢測到起始位將啟動一次數(shù)據(jù)接收流程。本設計為了簡化電路設
