資源描述：
《altera器件高級(jí)特性與應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、Altera器件高級(jí)特性與應(yīng)用解放軍理工大學(xué)通信工程學(xué)院徐光輝ghxu@seu.edu.cn信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.1主要內(nèi)容?時(shí)鐘管理?片內(nèi)存儲(chǔ)器?DSP模塊?高速差分接口?高速串行收發(fā)器信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.21PartI:時(shí)鐘管理信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.3時(shí)鐘偏斜(skew)?分配到系統(tǒng)中的時(shí)鐘到達(dá)各個(gè)時(shí)鐘末端（器件內(nèi)部觸發(fā)器的時(shí)鐘輸入端）的時(shí)鐘相位不一致的現(xiàn)象。信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.42時(shí)鐘抖動(dòng)(jitter)?時(shí)鐘邊沿的輸出位置和理
2、想情況存在一定的誤差。信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.5全局時(shí)鐘網(wǎng)絡(luò)(GlobalClockNetwork)?到達(dá)各個(gè)目的點(diǎn)的偏斜最小?高扇出的控制信號(hào)可以減小大扇出數(shù)對(duì)路徑延時(shí)的影響，大大提高設(shè)計(jì)的性能，而且能夠節(jié)省邏輯資源，防止綜合與布線工具對(duì)邏輯的復(fù)制。信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.63QuartusII中全局時(shí)鐘的設(shè)置選項(xiàng)高扇出時(shí)鐘設(shè)置到全局時(shí)鐘高扇出控制信號(hào)設(shè)置到全局時(shí)鐘信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.7單個(gè)時(shí)鐘不選擇全局時(shí)鐘網(wǎng)絡(luò)高扇出控制信號(hào)設(shè)置到全局時(shí)鐘信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)
3、高級(jí)研修班講義徐光輝P.84鎖相環(huán)PLL的應(yīng)用?鎖相環(huán)提供時(shí)鐘合成，并管理片上時(shí)鐘、外部系統(tǒng)時(shí)鐘和高速I/O接口。?PFD(鑒頻鑒相器)比較輸入?yún)⒖紩r(shí)鐘和反饋時(shí)鐘?LF(環(huán)路濾波器)和充電泵(CP)根據(jù)PFD的輸出信號(hào)為VCO(壓控振蕩器)提供偏壓?VCO的偏壓決定了PLL的輸出頻率信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.9StratixII鎖相環(huán)示意圖信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.105StratixII鎖相環(huán)的工作模式鎖相環(huán)模式FPLLEPLLNormal(缺省值：普通模式)√√Zerodelaybuffer(零延時(shí)緩沖)√E
4、xternalfeedback(外部反饋)√N(yùn)ocompensation(無(wú)補(bǔ)償)√√Sourcesynchronous(源同步)√√信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.111.Normal模式?CLKx引腳與內(nèi)部時(shí)鐘網(wǎng)絡(luò)同相?PLLx_OUT引腳存在相位偏移信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.1262.ZeroDelayBuffer模式?外部專用時(shí)鐘輸出與輸入時(shí)鐘對(duì)齊（輸出時(shí)鐘t=0）co信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.133.ExternalFeedback模式?外部反饋輸入與參考輸入時(shí)鐘對(duì)齊信息產(chǎn)業(yè)部F
5、PGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.1474.NoCompensation模式?FPGA內(nèi)部的時(shí)鐘延時(shí)沒(méi)有補(bǔ)償?提供最好的時(shí)鐘抖動(dòng)(jitter)性能信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.15SourceSynchronous模式?在IOE輸入寄存器處，時(shí)鐘延時(shí)與數(shù)據(jù)延時(shí)是一致的?在W/OSERDES的源同步傳輸時(shí)非常理想信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.168PLL的電源設(shè)計(jì)信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.17PartII:片內(nèi)存儲(chǔ)器信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.189片內(nèi)
6、RAM資源?Altera公司FPGA中有三種內(nèi)嵌的RAM塊，分別是M512(512bit)、M4K(4kbits)以及M-RAM(512kbits)器件總RAM位數(shù)M-RAM塊M4K塊M512塊EP2S15419,328078104EP2S301,369,7281144202EP2S602,544,1922255329EP2S904,520,4484408488EP2S1809,383,0409768930信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.19RAM之Megacore信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.2010單口RAM(Sing
7、le-PortRAM)?讀寫地址是同一端口?支持非同步的讀寫操作?所有輸入均寄存信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.21雙口RAM(Dual-PortRAM)?讀寫針對(duì)不同端口?支持同時(shí)讀寫操作?所有輸入均寄存信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.2211三口RAM(Triple-portRAM)?三個(gè)獨(dú)立地址：一個(gè)寫地址，兩個(gè)讀地址?支持同時(shí)讀寫操作?所有輸入均寄存?時(shí)鐘有三種模式信息產(chǎn)業(yè)部FPGA嵌入式系統(tǒng)設(shè)計(jì)高級(jí)研修班講義徐光輝P.23FIFO?非常適合作速率匹配?所有輸入均為寄存型
