資源描述：
《32位軟核處理器niosii的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、電子測(cè)量技術(shù)第30卷第1期測(cè)試系統(tǒng)與組件ELECTRONICMEASUREMENTTECHNOLOGY2007年1月32位軟核處理器NIOSII的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)陳小毛陳尚松(桂林電子科技大學(xué)桂林541000)摘要:本文闡述了32位軟核處理器NIOSII以太網(wǎng)接口的實(shí)現(xiàn)方法,結(jié)合SOPC可以靈活配置的特點(diǎn),定制了硬件系統(tǒng),給出了軟件設(shè)計(jì)的主要流程及部分實(shí)現(xiàn)要點(diǎn)。在FPGA上構(gòu)建SOPC系統(tǒng),并在NIOSII上移植了操作系統(tǒng)uClinux,編寫了軟件驅(qū)動(dòng)程序,通過(guò)PC向片上可編程系統(tǒng)發(fā)數(shù)據(jù)包,可以從以太網(wǎng)接口獲得所有數(shù)據(jù)包的返回信息。
2、實(shí)驗(yàn)表明,以NIOSII和DM9000A以太網(wǎng)控制器構(gòu)成的網(wǎng)絡(luò)化測(cè)控系統(tǒng),結(jié)構(gòu)簡(jiǎn)單、性能穩(wěn)定可靠。關(guān)鍵詞:NIOSII;以太網(wǎng)接口;DM9000A;SOPC中圖分類號(hào):TN941131文獻(xiàn)標(biāo)識(shí)碼:AImplementationanddesignoftheEthernetinterfacebasedon322bitIPcoreNIOSIIChenXiaomaoChenShangsong(GuilinUniversityofElectronicTechnology,Guilin541000)Abstract:Thepaperanalyzed
3、thetechniquetodesigntheEthernetinterfaceforembeddeddevicewith322bitIPcoreNIOSII.WithflexibilityenabledbySOPCBuilder,itbuiltaNiosIIhardwaresystem.ItalsodescribesanoverviewofthearchitectureandsoftwareframeworkfortheEthernetinterface.BuildSOPConFPGA,portOSuClinuxonNIOSII,pr
4、ogramEthernetdriver;receiveallpacketsfromEthernetinterfacewhichwassendfromPC.IthasbeenprovedbytheexperimentthattheembeddedsystemwhichisimplementedbyNIOSIIandDM9000AEthernetcontrollerishighreliableandsimplearchitecture.Keywords:NIOSII;Ethernetinterface;DM9000A;SOPC最后分析軟件設(shè)
5、計(jì)中的技術(shù)要點(diǎn)。0引言1硬件電路設(shè)計(jì)隨著信息技術(shù)特別是網(wǎng)絡(luò)技術(shù)的發(fā)展,如何將電子設(shè)備網(wǎng)絡(luò)化,以便人們能夠遠(yuǎn)程獲取信息,遠(yuǎn)程控制設(shè)備的本設(shè)計(jì)中采用了ALTERA公司的CYCLONEII系統(tǒng)運(yùn)行,已成為業(yè)界關(guān)注的焦點(diǎn)。因特網(wǎng)應(yīng)用包括視頻游戲中的器件EP2C35F672,定制了一個(gè)32位的RISC,外加控制臺(tái)、機(jī)頂盒、智能家電,以及測(cè)量控制系統(tǒng)等。這類系SDRAM控制器、內(nèi)部定時(shí)器以及用戶自定義的以太網(wǎng)接統(tǒng)需要通過(guò)以太網(wǎng)進(jìn)行通信和數(shù)據(jù)處理,以太網(wǎng)接口設(shè)計(jì)口電路。硬件電路如圖1所示。與實(shí)現(xiàn)是其中關(guān)鍵部分?？删幊唐舷到y(tǒng)SOPC是ALTERA公司
6、針對(duì)復(fù)雜電子系統(tǒng)設(shè)計(jì)提供的一種解決方案。利用QuartusII及相關(guān)設(shè)計(jì)軟件,工程師可以靈活定制硬件電路,開(kāi)發(fā)專用軟件程序,構(gòu)建完整的嵌入式系統(tǒng)。NIOSII是ALTERA公司提供的一個(gè)軟核精簡(jiǎn)指令處理器,它可以自定制指令,遠(yuǎn)程硬件升級(jí),在網(wǎng)絡(luò)化測(cè)試控制系統(tǒng)中最能體現(xiàn)它的優(yōu)勢(shì)。本文首先介紹了采用NIOSII構(gòu)建片上可編程片上系統(tǒng)SOPC的過(guò)程,接著給出了采用DM9000A的以太網(wǎng)接口的硬件框圖,使用VerilogHDL設(shè)計(jì)了外設(shè)接口電路。圖1以太網(wǎng)接口電路·150·陳小毛等:32位軟核處理器NIOSII的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)第1期通過(guò)S
7、OPCBuilder可以很快在FPGA上構(gòu)建一個(gè)嵌址范圍時(shí),允許讀寫內(nèi)部靜態(tài)RAM的指針自動(dòng)回到初始入式系統(tǒng)。首先,定制軟核NIOSII,高速CPU,提供分支地址。確定要發(fā)送數(shù)據(jù)包的長(zhǎng)度,準(zhǔn)備寫數(shù)據(jù)到靜態(tài)預(yù)測(cè),4Kbyte指令緩沖器,4Kbyte指令緩沖器,硬件乘法RAM,在16位模式下,寫指針每次加2。把所有數(shù)據(jù)寫入器,支持JTAG下載調(diào)試;8MSDRAM用來(lái)存放用戶數(shù)據(jù)發(fā)送緩沖區(qū),請(qǐng)求開(kāi)始發(fā)數(shù)據(jù),發(fā)完以后自動(dòng)清零。等待和程序;設(shè)計(jì)用戶接口電路與DM9000A連接,采用發(fā)送結(jié)束,網(wǎng)絡(luò)狀態(tài)寄存器清零,打開(kāi)接收中斷。VerilogHDL編
8、寫DM9000A和NIOSII系統(tǒng)連接邏輯電2.3數(shù)據(jù)包的接收路,實(shí)現(xiàn)高速以太網(wǎng)通訊。運(yùn)行SOPCBuilder生成系統(tǒng)文初始化結(jié)束或數(shù)據(jù)發(fā)送結(jié)束后,DM9000A都處于接件,創(chuàng)建在NIOSII硬件系統(tǒng)上運(yùn)
