資源描述：
《基于ansys的功率vdmos器件的熱分析及優(yōu)化設(shè)計(jì)new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、第32卷第2期電子器件Vol.32No.22009年4月ChineseJournalOfElectronDevicesApr.20093ThermalAnalysisandOptimizationofPowerVDMOSTransistorBasedonANSYS11312HUAQing,YINJing2hua,JIAOGuo2qin,LIUXiao2wei1.SchoolofAppliedSciences,HarbinUniversityofScienceandTechnology,Harbin150080,China;2.SchoolofAstronautics,HarbinIns
2、tituteofTechnology,Harbin150001,ChinaAbstract:Basedonfiniteelementmethod,athree2dimensionalmodelisestablishedforpowerVDMOStransistorwhosepackagetypeisTO2220AB.Undertheconditionofpower2dissipation,thetemperaturefieldofdeviceissim2ulatedandanalyzed.Theeffectsofsubstratethickness,adhesivelayermater
3、ialandlayerthicknessontemperaturedistributionarestudied.Theresultsshowthatthemainheatdissipationpathisfromchiptosubstrate,theprimethicknessrangeofsubstrateis1～1.2mm,thebiggertheheatconductivitycoefficientofadhesivelayerandthethinnerthelayerthickness,thebetterthedissipationeffectwillbe.Keywords:V
4、DMOS;finiteelement;thermalanalysis;ANSYS;optimizationEEACC:25503基于ANSYS的功率VDMOS器件的熱分析及優(yōu)化設(shè)計(jì)11312華慶,殷景華,焦國(guó)芹,劉曉為(1.哈爾濱理工大學(xué)應(yīng)用科學(xué)學(xué)院,哈爾濱150080;2.哈爾濱工業(yè)大學(xué)航天學(xué)院,哈爾濱150001)摘要:針對(duì)TO2220AB封裝形式的功率VDMOS器件,運(yùn)用有限元法建立器件的三維模型,對(duì)功率耗散條件下器件的溫度場(chǎng)進(jìn)行熱學(xué)模擬和分析,研究了基板厚度、粘結(jié)層材料及粘結(jié)層厚度對(duì)器件溫度分布的影響。分析結(jié)果表明,由芯片至基板的熱通路是器件的主要散熱途徑,基板最佳厚度介于1～
5、1.2mm之間,且粘結(jié)層的導(dǎo)熱系數(shù)越大、厚度越薄,越有利于器件的散熱。關(guān)鍵詞:VDMOS;有限元;熱分析;ANSYS;優(yōu)化設(shè)計(jì)中圖分類號(hào):TN386.1文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):100529490(2009)0220354203隨著集成電路技術(shù)的飛速發(fā)展和電子封裝集成降低,無(wú)法安全正常工作。所以,功率VDMOS器度的不斷提高,集成電路的發(fā)熱量也越來(lái)越高。實(shí)件的熱設(shè)計(jì)是電子設(shè)備結(jié)構(gòu)設(shè)計(jì)中不可忽略的一個(gè)[1]踐證明,元器件的工作溫度每升高10℃,其失效環(huán)節(jié),直接決定了產(chǎn)品的成功與否,功率VDMOS率將增大一倍左右,稱之為10℃法則。因此,對(duì)電器件的熱設(shè)計(jì)和散熱技術(shù)的研究已受到人們的廣泛[22
6、5]子設(shè)備而言,即使溫度降低1℃,也將使電子設(shè)備的關(guān)注。失效率降低一個(gè)可觀的數(shù)量值。作為功率半導(dǎo)體器目前,對(duì)器件進(jìn)行熱設(shè)計(jì)時(shí),主要通過(guò)實(shí)驗(yàn)和模件主體之一的功率VDMOS器件是電子設(shè)備中的擬的方法了解整個(gè)器件的熱分布。由于實(shí)驗(yàn)條件的關(guān)鍵器件,工作在大電流或高電壓下,發(fā)熱量大,更限制、封裝尺寸較小、服役環(huán)境的實(shí)驗(yàn)?zāi)M困難等因加易于發(fā)生熱損傷而造成失效,其熱設(shè)計(jì)的好壞直素,使得采用實(shí)驗(yàn)方法進(jìn)行電子封裝研究的進(jìn)展緩接影響系統(tǒng)的可靠性。功率VDMOS器件工作時(shí)慢,因此,采用有限元軟件進(jìn)行數(shù)值模擬的方法得到所耗散的功率要通過(guò)發(fā)熱的形式散發(fā)出去,若器件了迅速的發(fā)展。的散熱能力有限,則功率的耗散就會(huì)造
7、成器件內(nèi)部本文以功率VDMOS器件的一種典型的TO2芯片有源區(qū)溫度上升及結(jié)溫升高,使得器件可靠性220AB封裝形式為例,運(yùn)用ANSYS有限元分析軟收稿日期:2008210201基金項(xiàng)目:教育部春暉計(jì)劃基金項(xiàng)目資助(Z200522215001)作者簡(jiǎn)介:華慶(19822),男,碩士,主要研究方向?yàn)槲㈦娮訉W(xué)與固體電子學(xué),huaqing0630@126.com;殷景華(19572),女,博士后,教授,主要研究方向?yàn)樾畔⒉牧吓c器件、微電子封裝技術(shù),無(wú)機(jī)
