2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)

ID:34216885

大?。?.36 MB

頁(yè)數(shù):38頁(yè)

時(shí)間:2019-03-04

2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)_第1頁(yè)
2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)_第2頁(yè)
2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)_第3頁(yè)
2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)_第4頁(yè)
2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)_第5頁(yè)
資源描述:

《2017畢業(yè)論文-基于fpga的hdb3編譯碼的建模與實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、基于FPGA的HDB3編譯碼的建模與實(shí)現(xiàn)(吉首大學(xué)物理科學(xué)與信息工程學(xué)院,湖南吉首416000)摘要本文以FPGA為硬件平臺(tái),基于EDA工具QUARTUSⅡ?yàn)檐浖脚_(tái)上對(duì)HDB3編/譯碼進(jìn)行實(shí)現(xiàn)。由于在EDA的軟件平臺(tái)QUARTUSⅡ上不能處理雙極性的信號(hào),因此對(duì)HDB3碼的編/譯碼的實(shí)現(xiàn)分為:軟件部分和硬件部分。軟件部分是基于QUARTUSⅡ的平臺(tái)上對(duì)輸入的碼元進(jìn)行編碼和譯碼,通過(guò)系統(tǒng)仿真,驗(yàn)證了HDB3碼的編譯碼的正確性;硬件部分采用CD74HC4052雙四選一的數(shù)模選擇器實(shí)現(xiàn)單極性到雙極性的轉(zhuǎn)換;采用AD79

2、0和SE5539實(shí)現(xiàn)雙極性到單極性的轉(zhuǎn)換。最后,通過(guò)仿真,驗(yàn)證了方案的正確性。關(guān)鍵詞:HDB3;建模;VHDL;編/譯碼;QUARTUSⅡTheModelingandRealizationoftheHDB3EncodingandDecodingBasedonFPGAWuYingfa(CollegeofPhysicsScienceandInformationEngineering,JishouUniversity,Jishou,Hunan416000)AbstractTheHDB3encodinganddecodin

3、garerealizedbasedontakingFPGAashardwareplatformandtakingQUARTUSⅡ,akindofEDAtool,asthesoftwareplatform.BecauseQUARTUSⅡcannotdealwiththebipolarofsignal,therealizationofHDB3’sencoding/decodingfunctionisdividedintotwoparts:softwareandhardwarepart.Inthesoftwarepart

4、:theencoding/decodingofHDB3arerealizedbasedonQUARTUSⅡ,andthesimulationresultthattherealizationiscorrect.Inthehardwarepart:theCD74HC4052areusedtorealizeunipolar/bipolartransformation,atthesametime,theAD790andSE5539areusedtorealizebipolar/unipolartransformation.

5、Atlast,theefficiencyoftheabovemethodisprovedbythesimulationresults.Keywords:HDB3;Modeling;VHDL;Encoding/Decoding;QUARTUSⅡI目錄第一章緒論1第二章EDA輔助設(shè)計(jì)工具的介紹32.1FPGA的介紹32.1.1PLD的介紹32.1.2FPGA的系統(tǒng)介紹32.2VHDL語(yǔ)言和QUARTUSⅡ42.2.1VHDL語(yǔ)言42.2.2EDA工具QUARTUSⅡ5第三章HDB3碼編碼器的建模與實(shí)現(xiàn)63.1HDB3碼

6、的編碼規(guī)則63.2基于VHDL的編碼器的建模及實(shí)現(xiàn)63.2.1編碼器的VHDL建模及難點(diǎn)分析73.2.2基于VHDL編碼器的實(shí)現(xiàn)73.3編碼中單/雙極性轉(zhuǎn)換的實(shí)現(xiàn)113.3.1單/雙極性轉(zhuǎn)換的流程圖113.3.2單/雙極性變換的VHDL實(shí)現(xiàn)113.3.3單/雙極性變換的硬件實(shí)現(xiàn)113.4HDB3碼編碼器的波形仿真及分析113.5小結(jié)11第四章HDB3碼譯碼器的建模與實(shí)現(xiàn)114.1HDB3碼的譯碼規(guī)則及建模114.2譯碼中雙/單極性的實(shí)現(xiàn)114.3基于VHDL譯碼器的實(shí)現(xiàn)114.3.1基于VHDL譯碼器的流程圖114

7、.3.2HDB3碼譯碼器的程序設(shè)計(jì)114.4HDB3碼譯碼器的波形仿真及分析114.5小結(jié)11第五章結(jié)束語(yǔ)11參考文獻(xiàn)11致謝26附錄一11附錄二11基于FPGA的HDB3編譯碼的建模與實(shí)現(xiàn)緒論第一章緒論數(shù)字基帶信號(hào)的傳輸是數(shù)字通信系統(tǒng)的重要組成部分之一。特別是HDB3(HighDensityBipolar-3Coding,三階高密度雙極性碼)碼的使用,其不但保持AMI(AlternationmarkInversion,交替反轉(zhuǎn)碼)碼的優(yōu)點(diǎn)外,更使連0串的個(gè)數(shù)減到至多0個(gè)的優(yōu)點(diǎn),而且還克服了AMI碼的關(guān)于可能出現(xiàn)長(zhǎng)

8、連0串而造成提取定時(shí)信號(hào)困難的缺點(diǎn)?;谏鲜龅奶攸c(diǎn)HDB3碼在通信傳輸領(lǐng)域應(yīng)用很廣泛,因此其作為CCITT推薦使用的碼型之一[1]。本畢業(yè)設(shè)計(jì)是采用EDA工具實(shí)現(xiàn)HDB3碼的仿真和校驗(yàn),從而使系統(tǒng)的實(shí)現(xiàn)具有很大的靈活性。EDA(ElectronicsDesignAutomation,電子設(shè)計(jì)自動(dòng)化)就是以大規(guī)??删幊踢壿嬈骷樵O(shè)計(jì)載體,以硬件描述語(yǔ)言為系統(tǒng)邏

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。
关闭