資源描述：
《多通道同步高速數(shù)據(jù)采集系統(tǒng)及其windows 程序設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、網(wǎng)絡(luò)、通信與多媒體多通道同步高速數(shù)據(jù)采集系統(tǒng)及其Windows程序設(shè)計中國科技大學(xué)(合肥230027) 楊俊峰 何浩 武杰 摘 要 文章介紹了一個最高采樣率為100MSPS,采樣精度為8bit,基于PCl總線和計算機并口的八通道同步高速數(shù)據(jù)采集系統(tǒng)的設(shè)計,并詳細介紹了在Windows98下如何利用WinDriver設(shè)計同時對多路PCI插卡進行控制的程序?！ ￡P(guān)鍵詞 高速A/D轉(zhuǎn)換 PCI接口 并口 WinDriver 設(shè)備驅(qū)動程序了同步性能良好的八路采樣時鐘和觸發(fā)信號,從而1 概述保證了數(shù)據(jù)采集卡采集到的數(shù)據(jù)具有良好的同步性在現(xiàn)代雷達
2、系統(tǒng)中,往往產(chǎn)生寬帶信號或者上能。時鐘觸發(fā)分配器的輸出時鐘由可編程時鐘芯片升沿比較陡的信號。對此類信號進行數(shù)字處理需要SY89429產(chǎn)生,它的輸出頻率可以在25MHz和400高速的A/D轉(zhuǎn)換系統(tǒng)。同時,又要求多路的數(shù)據(jù)采MHz之間以1MHz為步長連續(xù)調(diào)解。在系統(tǒng)使用集卡具有良好的同步性,以完成如測距、定向等功的時候,實際上用到的輸出時鐘范圍為25M～100能。本文所介紹的系統(tǒng)正是針對這些要求而開發(fā)出MHz。89429產(chǎn)生的時鐘通過一片MC100E1111∶9來的。差分時鐘驅(qū)動器產(chǎn)生最大時間晃動tskew為50ps的9路高質(zhì)量PECL差分
3、時鐘,其中8路時鐘作為A/2 系統(tǒng)結(jié)構(gòu)D卡的輸入時鐘,1路時鐘被轉(zhuǎn)化為TTL時鐘后用系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。于同步觸發(fā)信號,以避免觸發(fā)信號位于時鐘邊緣而整個系統(tǒng)由一個八通道100MHz時鐘/觸發(fā)分造成的8路A/D卡不同時觸發(fā)的情況。時鐘/觸發(fā)配器和八塊高速A/D卡構(gòu)成。分配器提供兩種觸發(fā)方式:分別是用軟件產(chǎn)生一個時鐘/觸發(fā)分配器為八路高速數(shù)據(jù)采集卡提供觸發(fā)信號(內(nèi)觸發(fā))以及外接觸發(fā)信號。觸發(fā)信號經(jīng)首先被丟棄,以緩解網(wǎng)絡(luò)擁塞的情況,這被稱為隱性下一步,我們將在實際的工業(yè)環(huán)境中進行實驗質(zhì)量降級。為了盡量減少網(wǎng)絡(luò)控制在控制模型所造性的推廣,
4、并就其中出現(xiàn)的問題做出進一步的改進。成的影響,我們可以通過分析網(wǎng)絡(luò)通信情況,找出一參考文獻個最大允許傳輸間隔時間常數(shù)τ,在制定控制算法時將τ的影響考慮進去,以獲得最佳的網(wǎng)絡(luò)控制效1CharlesAMirho,AndreTerrisse著,賀軍、高勝友等譯.果。Windows95通信編程.清華大學(xué)出版社,1998本文在分析傳統(tǒng)智能儀表設(shè)備不足的基礎(chǔ)上2DavidJKruglinski著,希望圖書出版社譯.VisualC++技,術(shù)內(nèi)幕6.0,第五版.北京希望電子出版社,1999采用PC的RS2232C接口和KP數(shù)字調(diào)節(jié)儀的RS23 侯俊杰著
5、.深入淺出MFC,第二版.華中科技大學(xué)出版,442A接口通信為手段,以PC的圖形用戶界面為用2001戶提供了一致的監(jiān)控平臺和實時的通信模塊。由于4KP數(shù)字式程序調(diào)節(jié)儀———通信接口,2001在設(shè)計和實現(xiàn)中綜合了Windows的多線程技術(shù)、異5GregoryCWalsh,HongYe.SchedulingofNetworked步I/O和基于事件I/O的優(yōu)勢,整個系統(tǒng)在實時ControlSystems.IEEEControlSystemMagazine,2001性、可靠性和用戶界面上都較以往的系統(tǒng)有較大的6RezaSRaji.SmartNe
6、tworkedforControl.Systems/Con2提高。trol,IEEESpectrum,June,199456(568)中國自動化 http://www.automation.com.cn《電子技術(shù)》2002年第9期?1995-2003TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.圖1 系統(tǒng)結(jié)構(gòu)框圖時鐘同步后經(jīng)一片MC10H645轉(zhuǎn)化為8路同步的邏輯器件EPLD,用于完成PCI接口邏輯設(shè)計和觸觸發(fā)信號提供給后端的A/D卡。整個時鐘/觸發(fā)分發(fā)、鎖存等功能。高速A/D
7、卡的最高采樣速率為配器采用增強型并口(EPP)方式與計算機相連。通100MSPS,采樣精度為8bit,卡上緩沖存儲器長度過計算機并口可以向可編程器件EPLD中寫入數(shù)為512kbit,可以通過PCI總線改變采集卡的各種據(jù),從而實時地完成改變可編程時鐘芯片89429的參數(shù)設(shè)置,如信號增益大小、基線位置、觸發(fā)模式、鎖輸出時鐘頻率、產(chǎn)生軟件觸發(fā)、切換觸發(fā)模式等功存數(shù)據(jù)長度等等,較好的滿足了各種情況的要求。8能。路高速的A/D卡在8路同步的外接時鐘和觸發(fā)信系統(tǒng)的高速A/D卡是一種通用的高速A/D號控制下工作,較好地完成了整個系統(tǒng)的設(shè)計需要?？?。輸
8、入信號在經(jīng)過放大后,經(jīng)過高速A/D轉(zhuǎn)換芯整個系統(tǒng)建立在一個擁有10個PCI插槽的工控機片變換成為數(shù)字信號,并通過乒乓切換的方式被鎖上,以保證其可靠運行。存在緩沖存儲器中。當(dāng)鎖存數(shù)據(jù)量達到預(yù)先設(shè)定的3 系統(tǒng)軟
